[参考译文] TPS54622：QFN 建模

需要修改 TPS54622的问题 A 位。  是根据建议的布局假设的过孔、以及与第一个接地层之间的距离。   对于 QFN、是否始终根据建议的布局假设过孔数量？  

您好、Kerry、

这些参数使用 JEDEC 标准的高 K PCB 布局、并通过建模完成。 焊盘中有过孔、我认为它是一个2x2阵列。

唯一不使用 JEDEC 标准 PCB 的是第二行。 这个是在与实际应用更相似的电路板上测量的、以获得更真实的 θ JA 值。 JEDEC 板可能非常悲观。

 我相信你的问题主要与 RθJB 有关。 通常、此参数不是很有用。  您能否分享一些有关您尝试将其用于什么用途的详细信息？

 ΨJT 和 ΨJB 通常是更有用的热指标。 这些参数可用于从电路板上的测量点或 IC 外壳顶部估算结温。 我使用的是 μ ΨJT、因为通常我使用某种方法来测量 IC 的外壳温度。 有关热指标的一些详细信息、请参阅 此应用手册。

Anthony

器件型号：TPS54622

这是 安东尼最近的答复的后续行动。  不知道如何返回到那个。  首先，我知道 JEDEC 高 K PCB 标准 (多次读取 JESD 51-3、-5和-7 …… 似乎最近发生了变化)。  该标准允许2s2p 板上的铜层长度从10密耳向下到20密耳、这在获得的 JB 值中会有很大的不同。  因此、要求提供有关 TI 建模标准的详细信息的原因。

在设计过程中、我们使用 TI 提供的值来预测结温(我想说 TI 是提供这些值和支持的最佳选择)。  据我所知、 我们的团队中没有一个会提前创建董事会并衡量案例温度、尽管 有些可能会。

 我们的目标是通过预测在设计完成之前结温将达到的水平、确保结温保持在允许的工作结温下。 Ψ JT 和 Ψ JB 似乎仅 对在完成设计并进行测试后确定结温有用。   据我所知、这些对于预测温度会提前多少并不有用。     对于这些 值、我们需要通常的 JC 至底部或 JP 值、因为这是热量离开器件的方向。

提出这些问题的原因是、我们对 QFN 型器件比较陌生。  从许多公司(其中许多公司仅提供 θ JB 值、没有建议的布局)可以明显 看出、报告的值较低(这些值与通过电路板传导到没有过孔的内层铜层的计算不匹配)  TI 和其他人在报告 JB 值时假设焊盘中有过孔... TI 在 大多数工程图中的阻焊层详细信息中指明了此处的通孔。  

我们能否假设 TI 报告的 JB 值基于这些布局？  

在我们使用 JC 的同时，了解您提供的 JB 值 以及建模中的任何过孔和到第一层的距离对于  正确布置电路板布局非常有用，而无需对我们的部件进行大量额外的分析。   

还有一件事... 我有一份副本，不仅是 spra953C (阅读了很多次，并向其他人引用了它)，而且是 scba017d，它描述了14、16和20个 QFN 的建模。 有趣的是，此文档显示了带有和不带有过孔的 JB 值... 差异很大。 QFN 的理想文档。

您好、Kerry、

感谢您对此进行的详细介绍。 我觉得你已经完成了研究、读了 spra953、但只是想确保。 您说得对、Ψ 数据实际上仅用于测试实际电路板时的测量。

我已经联系过我们热建模团队的某个人、以提供有关确切设置的更多详细信息、我将在收到这些信息后进行更新。 现在、我认为可以放心地假设我们使用 JESD 51-5和-9中提供的测试条件。 正如您指出的、缺少的一个确切细节是铜层之间的距离。

此外、我还想添加几个问题/意见。

您是否使用这些参数来创建热模型以在仿真中运行、或者您是否做了更多的粗略估算？ 我一直在这些估算中使用 θ JA 值。 使用 theta JB 时、确保使用电路板上的正确基准点来确保正确使用此参数似乎比较棘手。 此外、我不确定您如何在参考的该点选择电路板的温度。

最后、与 θ JA 值类似、我希望实际应用中 PCB 布局上的 θ JB 要优于我们在数据表中给出的数据表。 JEDEC 测试板布局可能是保守的。 具体而言、JEDEC 测试板上的每个引脚都有一条迹线、但在功率器件上、通常有多个引脚可连接到更大的覆铜区、而不是单个迹线。 较大的覆铜在将热量从 IC 传导出去时会更加有效。 例如 VIN、GND 和开关节点引脚。 如果您尚未阅读过它、您可能还会发现 这篇文章 很有趣。

Anthony

器件型号：TPS54622

通常、我们的分析师使用 JB 值进行快速估算、然后在需要时将其纳入热模型。  正如您所注意到的、由于  我们的电路板中铜层较高、铜平面较近(比 10密耳低5密耳)等、它们可能是保守的   但是、对于 QFN、我们绝对需要了解实现这些 JB 值所需的条件。    带有中心焊盘的 QFN 看起来非常明显(假设您建议的布局是适当的)。  其他 QFN (例如、铅芯片或您的热销杆器件)很难弄清楚、因为提供的布局  非常复杂、难以理解。 我们有 一个工具可以执行粗略计算(可能 忽略 JB 值)、或者我们详细建模(Bean 计数器喜欢这一点)。   哦、遗憾的是、您链接到的文章我无法找到(Explorer 指示找不到)。  无论如何都谢谢。

您好、Kerry、

我没有收到我们的建模团队的反馈、因此我可能需要等到假期后再回答这个问题。

您提出了有关 HotRod 封装如何使热指标复杂化的要点和主题。 当使用 JEDEC 标准提取热参数时、这些封装会受到更大的伤害、因为通常没有引脚或焊盘来放置过孔以帮助散热。 特别是、我对该封装的支持有两个器件：TPS54424和 TPS54824。 与 TPS54622标准 QFN 相比、JEDEC 参数使该封装的热性能看起来更差。 在 EVM 布局中、我们在封装的 PGND 引脚附近放置了散热过孔、以帮助提高热性能、但 JEDEC 标准不允许这样做。 如果改为使用 EVM 对这两个器件进行比较、则热参数会更加接近。

对于这些封装、根据我们在 EVM 上的测量结果给出一些热参数变得更加重要。 通常、我们只给出 Theta JA 如果我们还根据 EVM 设计提供了 Theta JB 值、这将有助于您使用它们吗？

此外、我认为您应该能够通过单击我的回复随附的自动电子邮件中的链接返回此主题。 请告诉我、您是否仍对此有任何疑问。 我一直在将所有内容合并回原始线程中、因此其他一些线程不再存在。

Anthony