• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 6 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 161 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 我们是否需要移除同一层电感器下方的 GND 形状、以实现良好的 EMC 性能

admin
Guru**** 657930 points
Other Parts Discussed in Thread: LM53635-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1173891/do-we-need-to-remove-the-gnd-shape-underneath-the-inductor-on-the-same-layer-for-good-emc-performance

主题中讨论的其他器件：LM53635-Q1

对于4层 PCB 或6层 PCB 中的直流/直流转换器设计（顶层的组件，层2为 GND）、我们是否需要移除同一层电感器下方的 GND 形状、以实现良好的 EMC 性能？如果我们不移除 GND 形状、它是否会通过电感器流入寄生电容？

 在 TI-LM53635-Q1 和 TI-LM63635-Q1数据表的布局示例中、电感器下方都没有排除 GND 设计。 如下所示   

  

关于"P6" 通过最大限度地减小电感寄生效应来降低降压转换器 EMI "的 P6、如下所示。 建议在电感器下方的顶层设置一个排除区域。FYI

以下链接中的答案还建议设计电感器的排除区域

LMR33630：是否可以移除位于电感器下方的 GND 平面？ -电源管理论坛-电源管理- TI E2E 支持论坛 

我不知道哪种设计适合 EMC 性能，以及原因？请等待您的建议。谢谢。

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris：

    这是一个有争议的问题，没有绝对的答案。 基于以下文章

    直流/直流转换器-固态回路平面或最大开孔开关节点和电感器

    在以实心 GND 作为返回路径的情况下、传导发射在10MHz 以上降低了2dB。 我们在过去的项目中一直使用这个实心 GND。 但是、我们的原型线的输出电压通常低于3.3V。

    此建议可能因情况而异。 您希望将哪个器件用于您的项目？ 电感器是否已屏蔽？
    通常情况下、EVM 针对 EMC 性能进行了优化、因此您可以参考 EVM 以获得最佳实践和指导。

    此致
    Nelson

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nelson、

    ‘d，我认为答案不是我想要的。我想知道 接地覆铜对使用电感器在同一层上进行切割或不进行切割的情况的影响、而其他接地层将 始终保持满 GND。 显示为下面的4层堆叠 PCB 设计。我们应该保留还是移除第1层(电感器下方)上的 GND 覆铜？ 只有图层1，不是所有图层。您能提供一些建议吗？谢谢。

            

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Chris、

    打扰一下。 您仅指顶层的禁止入内。 我看到混乱的来源。  
    一些 EVM 在 SW 和 VOUT 之间具有 GND。 其他则不会。 由于您使用 的是 LM53635-Q1、因此您可以基于 LM53635AQEVM 进行设计。
    它甚至具有 EMI 滤波器、因此该电路板确实针对此目的进行了优化。

    所有这些都可以归结为您想要最小化的效果。 如果您想最大限度地减小 SW 和 VOUT 之间的寄生电容、请增大顶层两个多边形之间的距离。 这将减少在 VOUT 测得的高频噪声。

    工程师之所以在 SW 周围保留 GND、可能是为了屏蔽电场并避免由于该表面电压变化较大而产生辐射发射。 但是、这会增加 SW 和 GND 之间的电容、并导致电路板内的噪声恶化。   

    我会将您的问题转交给 TI 内部负责的组织。 让我们看看他们更愿意减轻哪些影响。

    此致
    Nelson

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nelson、

     明白了。 感谢您的反馈。Waitong 提供了更多信息。谢谢。

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris：

    电感器下方的 GND 平面有助于 降低 Vout 的高频噪声、但也会将噪声耦合到 GND。 因此、这就像一种折衷、实验结果取决于。 建议您可以参考设计所用特定器件的布局指南。  

    宏嘉

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hongjia、

    感谢您的回复。很清楚。我们将遵循特定数据表中的布局指南。