如果开关波形显示"大"下冲、这是否可能导致 TPS5130过流保护中出现不可预测的行为?
(具体询问下冲是否会以某种方式影响过流保护电路)
(*在 LLx 引脚(H/L 侧 FET 之间)上的下冲大约为-3.0V)
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您能否提供有关开关波形上下冲的含义的更多详细信息?
高侧电流限制仅在高侧导通时间内有效、并包括初始消隐周期、以便在启用电流限制检测之前为开关节点提供振铃时间以进行耗散。
低侧电流限制通过延长开关周期来发挥作用、因此 它实际上具有等于标称关断时间的消隐时间。 超过这些时间时、开关节点上的振铃/噪声可能会导致电流限制功能的错误触发。 如果您需要限制开关节点振铃、您可以考虑:
1) 1)添加一个与自举电容器串联的电阻器、以降低高侧和低侧 FET 之间开关节点上的上升压摆率。 该值应小于5Ω Ω
2) 2)添加一个与高侧和/或低侧 FET 栅极串联的电阻器、以减缓导通和关断。 该值应保持在2.2Ω μ V 或更低。
3) 3)在开关节点和 TPS5LL 引脚之间添加一个电阻器、以减缓高侧 FET 的关断。 该值应保持在2.2Ω μ V 或更低。
电阻器应位于 TPS5130的 LLx 引脚和 MOSFET 的高侧源极/低侧漏极结之间的电路中。 连接到 LHx 引脚的电容器(自举电容器)应连接到电阻器的 MOSFET 侧、以避免在 MOSFET 导通期间电流通过电阻器。
4) 4)在开关节点与接地之间添加缓冲器(串联 R-C)。
如上所述、低侧 FET Rdson 电流感应可在低侧 FET 导通时间结束时感测低侧 FET 上的电压、因此它的消隐时间等于低侧 FET 导通时间。
对于高侧 FET、数据表中未列出消隐时间、因此我们需要有人对其进行设计检查。 设计与 TPS5130一样老旧、可能需要一些时间。 当我们有这个编号时、团队中的某个人会返回给您。
徐良、您好
我无法开机自检-它太旧了。
不过这是帖子。
该帖子中有波形/原理图。
我只想进行双次检查。 LLx 引脚在几纳秒内出现了一个下冲-3.0V。
数据表中的绝对最大值为-0.3V。
从本文档第三季度损失部分(https://www.ti.com/lit/an/snva815a/snva815a.pdf)中、
我想知道这种下冲是否大于寄生体二极管的 Vf 电压、可能会通过体二极管吸收电流并触发一些过流保护。
您对此有什么意见吗?