This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD19534Q5A:建议 PCB 布局 SON 5x6上的封装不匹配

Guru**** 1570075 points
Other Parts Discussed in Thread: CSD18510Q5B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/602226/csd19534q5a-footprint-mismatch-on-recommended-pcb-pattern-son-5x6

器件型号:CSD19534Q5A
主题中讨论的其他器件:CSD18510Q5B

您好!

我正在为该 MOSFET 设计封装、以便将其包含在我的设计中、但通过查看 PCB 布局、我可以对其焊盘高度进行不同的测量。

使用较高容差边界:

F11=F3=4.56

F3=4*F4+3*F5=4*0.7+3*0.67=4.81

4.81与4.56完全不同

然而、使用较低的容差边界:

F11=F3=4.46

F3=4*F4+3*F5=4*0.65+3*0.62=4.46此测量值匹配。

我很困惑、我是否应该计算这两者之间的平均值?

我还尝试调整此封装、以便可以在 相同封装上对 BSC117N08NS5ATMA1等备用使用 PG-TDSON-8  

提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、
    我们在这里所说的是所有引脚容差的单独变化大于 F11尺寸的最大变化。 换言之、如果 ON 引脚稍大一点、则其他尺寸之一必然会更小、因此 F11 max 仍将<=4.56。 这有道理吗?

    我将询问我们的封装工程师、他是否对采用 Infineon 的封装有任何建议。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     因此、我们实际上建议使用我们的 Q5B 封装、这一尺寸稍大一点、作为我们的 Q5A 器件和 Infineon 5x6封装的通用封装。

    例如、您可以查看 CSD18510Q5B 数据表、并参考此处推荐的 PCB 图。