This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP38853:反向电流

Guru**** 671890 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/754409/lp38853-reverse-current

器件型号:LP38853

尊敬的所有人:

请告诉我反向电流。
反向电流在数据表中写入如下。
--------
根据设计、NMOS 导通元件不包含体二极管。
这意味着、只要导通元件的栅极不被驱动、在反向电压事件期间就不会有反向电流流经导通元件。
当 VBIAS 低于 UVLO 阈值或 EN 引脚保持低电平时、不会驱动导通元件的栅极。
--------
当 EN 为高电平且 UVLO 超过阈值时、是否存在反向电流?

MOSFET 是背对背耦合吗?

此致、
PAN-M

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Pan-M、

    是的、反向电流将在以下条件下流动:

    • 输出电压超过输入电压
    • 输出电压未被下游组件保持在稳压输出上
    • EN 为高电平
    • UVLO 超过阈值

    这是因为 EN 和 BIAS 使能内部控制环路并为其供电、从而使其能够响应输出电压的变化。 如果输入电压降至低于输出电压、并且输出未保持不变、则输出电压也会随着输出电容器放电而下降。 控制环路尝试通过将导通 FET 的栅极驱动至偏置电压来继续进行调节。 但是、由于输入电压低于输出电压、因此驱动栅极会强制导通 FET 反向(OUT 至 IN)导通、直到输出电容完全放电。 此行为在数据表中反向电压特性说明的最后一段中进行了说明:

    功率 n 沟道 MOSFET 不会背对背耦合、因为使用 n 沟道导通 FET 的主要优势之一是能够实现极低压降电压。 为背对背耦合添加另一个串联 FET 会增加压降电压。 尽管该器件的导通 FET 具有相同的栅极驱动、但它们不是串联的;MOSFET 的源极连接在一起。 这可以在功能方框图中看到:

    谢谢、

    Gerard

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我能够理解您的意见。
    谢谢你。
    PAN-M