[参考译文] 器件故障 PH 引脚对地短路

您好、Kurt、

您是否可以在断开4V 电源轨上的所有负载的情况下运行此测试？ 只需确保没有任何东西会将能量泵回该电源轨。 您知道吗？在测试过程中、器件会在哪个点受损？ 是在启动还是稳态期间？ 发生损坏时是否有机会捕获示波器快照？

此致、

瓦伦

嘿、John、

感谢您的回复！

我不知道器件损坏的确切时间点。 我的当前设置每天在多个设备上一次运行大约700个电源周期。 大约80%的 DUT 在经过1天的测试后没有出现任何问题、因此无法轻松设置示波器。 我假设它是由循环通电引起的。

4V 电压下没有电源可以引入能量。 在任何设置中、只有一个电容器是预期的。

在数据表中、有一些有关使能和欠压锁定的信息、我想了解一些有关这些信息的更多信息。 也就是说、如果目标 Vout 电压大于2.4V、强烈建议使用外部电阻器偏差器。 我不明白强烈推荐的含义是什么？ 如果不这样做，可能会产生什么后果？ 显然、我们通过微控制器控制使能引脚。

在数据表的另一部分(自举电压)中、它们还讨论了100%占空比、并且器件可能不会在空载情况下以100%占空比运行。

'只要 BOOT-PH 电压高于 BOOT-PH UVLO 阈值、该器件可在100%占空比下工作；但在无负载的情况下、请勿以100%占空比运行器件。'

这种100%占空比方案是否具有自破坏性？

此致

您好、Kurt、

是的、这可能是因为您的输出在循环通电期间未完全放电。 由于此器件在连续导通模式下运行、这可能会导致您在输入斜升(<VOUT). )期间进入100%模式运行 您能否尝试仅在 VIN 升至5V 后启用器件？ 或者在输出端增加一个小负载、使其在下电上电周期之间放电。  

您还能在自举电容 C67所在的布局中展示一下吗？

此致、

瓦伦

嘿、John、

在当前设计中、不能保证在重新加电之前输出完全放电。 这也适用于我们难以修理的产品、因为可能会发生短暂的电源中断、从而产生类似的效果。

我对100%操作模式有两个不清楚的地方：

• 在手册中、他们提到的 VIN 高于目标 Vout。
  • 在这种情况下，实际的输出电压是多少？
• 这种100%操作模式的后果是什么？

很清楚、我认为我们不是在超出组件规格的情况下操作组件。 我认为、在某些情况下、组件发生故障、不应发生故障、而此故障具有破坏性。 我正在努力更好地了解这种情况的原因、以及如何在我们的产品中缓解这种情况。 这就是为什么我想了解100%运行情况是否具有自破坏性、如果有的话 、了解器件何时进入此模式。

C67连接到电感器正下方的引脚1

谢谢

您好、Kurt、

由于这是一个相当旧的器件、我无法找到您需要从现有文档中避免100%模式的确切原因。 但数据表建议您需要避免 VIN< VOUT 或100%模式无负载的情况。  

我想、低侧 FET 的损坏可能是由于器件关断时通过该 FET 的高负电流造成的。 数据表 在"自举电压"部分中提到、当 BOOT 至 PH 的电压降至低于其 UVLO 时、低侧 FET 会导通。  如果发生这种情况、 可能会有一些流经低侧 FET 的瞬态高电流损坏它。  

我在使用 PSPICE 瞬态模型时看到类似的东西。

您能否帮助捕获加电和断电期间的 VIN、VOUT、电感器电流和 PH 电压的一些示波器截图？ 我们可以了解这是不是原因。

是否没有机会控制 EN 引脚以确保仅在 VIN > VOUT 时启用器件？  

此致、

瓦伦

嘿、John、

感谢您付出的努力！

我们已经完成了一些运行不同设置的通宵测试批次：

• 一种测试批次、其中通过手动计算的两个电阻器设置 ENABLE 引脚、确保仅在 Vin 高于4V 时才启用转换器。 在两个功率周期之间、为所有电容器提供了漏极至零的时间分配。 大约600个周期。
  • 我们在该测试案例中发现零缺陷
• 采用与上述设置相同的测试批次、但连接了漏极开路 MCU 引脚、这也会使转换器发生损耗、并且无需为4V 电压轨电容器放电提供时间。 大约600个周期。
  • 我们在该测试用例中发现了+30%的缺陷

今天、我们使用电流探针测量电感器电流、并对该案例进行了调查。 当使能线路被拉至低电平时、我对电感器电流没有什么奇怪的地方。 当使能线路被释放时、我确实可以看到负电流。

• 蓝色是使能引脚
• 黄色表示输出电压
• 绿色表示电感器电流
• 品红色是 PH 引脚

在这种情况下、4V 电压轨约为3V (未测量 PH)

在这种情况下、我们将4V 电源轨设为大约0.1V

因此、目前我们假设、正如您提到的、负电流可能是缺陷的原因。

我们现在正在运行另一个测试批次、其中连接了额外的负载来对4V 轨电容器进行放电、并使用具有漏极开路的 MCU 将使能线路拉低并在两个电源周期之间释放、以测试我们在这种情况下是否存在缺陷并进一步精确定位 确切情况。

此致

您好、Kurt、

感谢您的更新。 您是否还检查了第一种情况(当 VIN<4V 时禁用器件)、如果 在两个电源周期之间未对4V 输出放电、是否存在任何损坏？  

负电流的大小将取决于输出电压的值和 VIN 的压摆率。 在某些情况下、电流可能会非常高。

对于需要通过 MCU 启用的应用而言、您是否可以考虑使用如下所示的与门、以确保在启用 TPS5432之前满足 MCU 的 VIN>4V 和高电平条件？

此致、

瓦伦

尊敬的 John：

关于您的第一个问题：在我们之前的测试设置中，我们让 Vout 完全耗尽，没有检测到任何损坏。 在第二个测试设置中、我们没有让 Vout 漏极、但我们确实发生了损坏。 在这些测试用例中很清楚、在输入电压小于4V 的情况下、从未设置使能线路！ 因此、我们可以肯定、我们看到的问题无法通过按照您上次答复中的建议检查 Vin 来解决。

我们在周末的测试，如我在星期五的帖子中所述：

• 现在、另一个测试批次连接了额外的负载来对4V 轨电容器放电、并使用具有漏极开路的 MCU 将使能线路拉低并在两个功率周期之间释放、 我们确定了负载和 MCU 时序的尺寸、因此我们可以保证输出电容器已耗尽其大部分能量：
  • 我们看到零缺陷。 我们运行此测试设置的时间是所有测试之前的两倍(星期五晚上和星期六晚上)
• 我们移除了整个测试批次4V 上的额外负载、并在一个晚上(周日晚上)具有相同的 MCU 行为
  • 我们再次看到缺陷。

因此、我们现在确信缺陷是由通过底部 FET 对4V 输出电容器进行漏电引起的。  在我看来、这似乎是器件中的一个设计缺陷。 数据表中明确指出，转换器具有内部保护功能，可防止转换器出现这种情况：

您可以看到、1.8A 保护在捕获时起作用、如上所示、但它们似乎无法保证底部 FET 的安全。

我不清楚的是、保护在1.8A 电流下工作、但底部 FET 规格讨论的是典型值为1.8A 的最大电流。 不过、最小值可能低至0.8A！ 这与我们发现的并非所有器件都被销毁的结果相符。 当电流限制设置为1.8A 时，此0.8A 规格是否不低？

在我看来、这是一个严重的情况、这意味着每次切换使能线路时、直流/直流转换器都可以自行销毁...

如果您想重现此内容：

• 我们发现、一批20 DUT 的试验应该足够了
• 提供稳定的5V 输入电源
• 将输出配置为4V (输出越高、输出电容器中的能量越多、我假设这也适用于3.3V OUT)
• 提供100µ μ F 至200µF μ F 的输出电容器(最好在 TPS5432EVM 中添加大约100µF μ F 的电容器)
• 将空载连接到输出以不对输出放电、并保持能量可用以破坏底部 FET
• 每分钟将 EN 线拉低100ms、作为示例计划

此致

您好、Kurt、

感谢您对所运行测试的澄清。 如果再仔细思考一下、您发送的启动示波器照片中的负电流看起来不错。 这是因为在软启动期间内部基准电压缓慢上升至目标0.808V、而控制环路将尝试将 VSENSE 电压调节至基准电压-为此、它必须对 VOUT 放电。 问题是、在某些情况 下、该负电流不受负电流限制保护的限制。 负电流限制应适用于 VIN>VOUT 和 VOUT>VOUT_Target 的所有条件。

器件中的低侧 FET 具有正负电流限制。 规格表中显示的是正电流限制。 反向电流限制部分还提到负电流限制约为1.8A。  

在输出未完全放电时、您能否再次确认是否有任何负电流流经低侧 FET、同时禁用或降低输入电压？  VIN 引脚上没有短路？ PH 引脚是否损坏？

假期结束后、我将在实验室中检查这些测试。  

在此应用中、您是否想考虑使用我们较新的器件之一、如 TPS62826？

此致、

瓦伦

尊敬的 John：

[引用 userid="242242" URL"~/support/power-management-group/power-management/f/power-management-forum/1180202/device-failures-ph-pin-short-to-gnd/4449006 #4449006"]负电流限制应适用于 VIN>VOUT 和 VOUT>VOUT_Target 的所有条件。[/quot]

我不会得到此 VOUT>VOUT_Target 条件。 此限流器是否在所有条件下都不工作？

[引用 userid="242242" URL"~/support/power-management-group/power-management/f/power-management-forum/1180202/device-failures-ph-pin-short-to-gnd/4449006 #4449006"]您能否再次确认在输出未完全放电时是否有任何通过低侧 FET 的负电流通过低侧 FET 禁用或降低输入？

是的、我在禁用或降低输入方面没有看到任何问题。 问题仅在于在输出电容器上存在剩余电荷时启用器件。

[引用 userid="242242" URL"~/support/power-management-group/power-management/f/power-management-forum/1180202/device-failures-ph-pin-short-to-gnd/4449006 #4449006"] VIN 引脚右侧没有短接？ 仅 PH 引脚损坏？[/quot]

没错。 我所有去焊的有缺陷的转换器的 PH 引脚与接地之间存在短路。

[引用 userid="242242" URL"~/support/power-management-group/power-management/f/power-management-forum/1180202/device-failures-ph-pin-short-to-gnd/4449006 #4449006"]您是否要考虑在此应用中使用我们的较新器件之一、如 TPS62826？

这可能是一个选项。 过去、我们使用 TPS82085SIL 转换器来实现这一目的。 但是、大约一年半 前、这个转换器就再也找不到了。 我们有大量库存、但由于没有遵守交货周期、我们不得不将硬件重新设计为当时可用的转换器。 我们现在已经有大约600个转换器已经用完了。 因此、我们现在需要考虑如何修补我们的库存并解决已经交付的产品...

如果我发现任何其他可能对您有影响的东西、我会随时向您发送。

此致

您好、Kurt、

仅当反馈电压(VSENSE)大于误差放大器的内部基准时、器件才应灌入负电流。 当感测到的反馈高于内部基准电压时、该器件会尝试通过放电 VOUT (灌入负电流)将 VSENSE 引入内部基准电压。 启动器件时、内部基准在软启动期间缓慢斜升至0.808V。 如果 VOUT 未从上一个周期完全放电、则 VSENSE 电压在启动期间将大于内部基准、并且器件应灌入负电流、直到 VSENSE =<基准电压。

VOUT_Target 的意思是器件希望根据内部基准电压和外部反馈分压器调节到的输出电压。 实际 VOUT 可能大于目标 VOUT 的另一个实例是输出负载从高负载突然变为轻负载。 在这种情况下、还可能存在一些负电流。

此致、

瓦伦