• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 204 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS544C20：EVM、VOUT 压降、添加电容

admin
Guru**** 2387060 points
Other Parts Discussed in Thread: TPS544C20
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/666654/tps544c20-evm-vout-voltage-drop-adding-capacitane

器件型号：TPS544C20

您好！

 

我对 TPS544C20 EVM 有疑问。

我在 EVM 上测量了0A 至10A 瞬态的瞬态响应

然后、我可以看到大约35mV 的压降、如下图所示。

 

我在 VOUT 上添加了10个100uF 的电容(TP11-TP7为5个、C18/19/2/25附近为5个)、以减少压降。

但压降波形  根本没有改善。 我可以看到几乎相同的波形。

 

您是否了解了为什么使用额外的电容(100uF x 10pcs)根本没有改善压降？

 

此致、

OBA

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    OBA、

    它应该改进一些、但可能只是稍微改进一下。  EVM 上已经存在相当多的电容、 某个点的瞬态响应将受到输出电容器的 ESR 的限制。  我将进一步询问、但我可以合理地确定 ESR (和 PCB 迹线电阻)最终是限制因素。

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    OBA、

    我为您找到了一些其他信息。
    在该特定的 EVM 上，添加输出电容器的位置至关重要。 EVM 布局不佳、顶层和其他层上没有连接 VOUT 平面的过孔、这会向底部的电容器添加较大的 ESL。 我想、如果您在顶部表面添加电容器并测量添加的电容器上的输出瞬态响应、则预期会有所改善。

    请告诉我您的发现。
  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John、

    感谢您的回复。
    我将100uF x 5放在下面的位置。

    但我看不到电压 (下图)下降有如此大的改善、因为即使降低了噪声。

    你怎么看？

    此致、
    OBA

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    OBA、

    我认为您无法移除 R13和 R15。 请重新安装它们。
  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    OBA、

    我对瞬态响应运行了一些仿真。  与我们知道不是最佳设计的 EVM 相比、我认为该模型是乐观的。  无论如何、当  在输出端额外添加10 x 100uF 时、pspice 瞬态响应仅显示压降几 mV 的改进。