主题中讨论的其他器件:TPS54J060、
大家好、团队成员
我们正在进行"通过 PSU 关闭电源"测量、我们看到 VCC 在关闭电源时上升、如图所示、这是我们的 IC 行为吗?

对于如图所示的 EN 干扰、是因为 Vcc 是 UVLO 吗? (但 VCC UVLO 下降应是2.65V?)

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 Yitzhak、
我想我们可以专注于 P1V8_AUX 轨、因为 P3V3_AUX 的 EN 直接来自 P1V8_AUX PG。
P1V8_AUX 的 Vout/PG/VCC/Vin 波形如下所示。
其 PG 引脚串联连接到 VCC 引脚、电阻为10kohm。

为了澄清这一点、该电源轨是 TPS54J060、而不是 TPS54J061。
(1)在输入电压关闭期间、P1V8_AUX VCC 将振铃。

(2) PG 引脚的毛刺脉冲
当输入电压关闭时、PG 会出现毛刺脉冲。 我想原因是 PG 引脚 MOS 的 VGS_TH、但我不确定。 您能帮助解释并提供相关阈值吗?
如您所述、您是否还能建议合理的测量方法?

谢谢。
William。
尊敬的 William:
(1)是。 VCC 再次打开的原因是 EN 引脚达到700mV (或接近700mV 的阈值)。
这 种情况可能需要一段时间才能使 EN 达到700mV 左右。
(2)数据表中未提及700mV。 我稍后会解决这个问题。
(3) 如果 EN 来自另一级的 PG、则必须了解其上为什么有凸点。
即使从 EN 断开、PG 信号是否也有凸点?
另一级的 GND 此时是否有凸点? 该级 的接地。
是 PG 直接缩短/连接到 EN 或与此连接串联的任何电阻器。
此致、
Yitzhak