This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMG3410-HB-EVM:故障下拉至低电平

Guru**** 657930 points
Other Parts Discussed in Thread: LMG3410-HB-EVM, UCD3138, ISO7831, LMG34XX-BB-EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1182933/lmg3410-hb-evm-fault-pull-low

器件型号:LMG3410-HB-EVM
主题中讨论的其他器件: UCD3138ISO7831

大家好、

客户正在使用 LMG3410-HB-EVM 在 LLC 对其多种产品进行测试。  

目前、移除了 EVM 上的两个 SN6505、次级侧的3.3V 电压为 ISO7831和 UCD3138的引脚1供电;初级侧的 GaN VDD 由12V 辅助电源提供。

根据用户手册、U3、U4和 R2已移除、R1、R18和 D1已添加。

发现一旦低侧栅极被切换、U2故障引脚信号将被拉低、导致高侧栅极无法工作、并且没有12V 输出。

但是、如果将 SN6505用作隔离式电源、则不会出现上述问题。

确认 Vdd 12V 和3.3V 稳定、并首先排除 UVLO 问题。 OCP 可以导致它吗?

您可以参考以下波形

CH1:U2引脚5
CH3:UCD3138的 U2引脚4低侧
CH4:低侧栅极电流

CH1:U2引脚5
CH3:UCD3138的 U2引脚4低侧
您可以看到、当栅极开始开关时、故障下拉为低电平

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的参与。 由于冬季假期、我们的团队目前已暂停工作至1月3日。 请允许我们在此之后回复。

    此致、

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的耐心等待、

    众所周知、使用自举电源可能存在稳定性问题、OCP 可能会导致故障、但更有可能的是、高侧和低侧 GaN 器件的 VDD 电源会达到您提到的 UVLO。 您能否在开关期间向我发送高侧和低侧 GaN FET 的引脚27 (VDD)的波形图以检查 UVLO? 此外、您是否正在使用我们  具有3.3V 栅极逻辑的 LMG34XX-BB-EVM?

    此致、

    扎赫