• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 527 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM7480-Q1：浪涌电流限制

admin
Guru**** 2551110 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1186408/lm7480-q1-inrush-current-limit

器件型号：LM7480-Q1

您好！

我们希望使用2个 LM74801-Q1对2个电源输入进行 ORing、并将其整合到公共输出。 如果我们在开关输出端连接大电容器、我们是否必须考虑某种因素？ 电容为几毫法拉(11mF)。 浪涌电流由前面的初级电源限制为 ca。 5A、因此两个(相同)电源中的每一个都可以提供最大的电流 5A。 在第9.3.2.2节中，说明了浪涌电流限制可以使用附加的 Cdvdt 和串联电阻器来执行(数据表图9-3)。 有关该串联电阻器 R1的要求/设计限制是什么？ 实施额外的电流限制是否合理？

我认为值得依赖初级电源的现有电流限制。 否则、开关 MOSFET 的尺寸必须相应、以处于安全工作区(SOA)内、并且电容器充电阶段会延长。 如果我理解正确-如果没有 Cdvdt、则根本没有浪涌电流限制、并且 MOSFET 是硬开关的。 您可以确认这一点吗？

此致、Andreas N.

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andreas：

    是的、您的理解是正确的。 在启动进入巨大的容性负载时、浪涌电流和 FET SOA 是设计时需要考虑的两个因素。

    为了保护内部放电 FET、dVdT 电路中的 R1有助于限制 FET 关断时进入控制器的放电流量。 此外、R1还有助于抑制栅极寄生效应之间的振荡。

    如果在 HGATE 与 GND 之间没有 Cdvdt 电容器、FET 将根据 I (HGATE) = Ciss x dVgate/dt 导通。 请注意、导通速度不是很快、因为栅极源极电流(I (HGATE))有意保持低电平(55uA)、以从本质上限制过高的浪涌电流。

    如果您希望获得第二级浪涌电流限制保护、您可以在 HGATE 上使用 dVdT 电路、否则您只需依赖初级侧浪涌电流控制即可。

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Praveen、您好！

    感谢您的回答。 因此、我的理解是、无论我们添加 Cdvdt、MOSFET SOA 是否是由于55uA 的有限充电电流造成的、对于高容性负载而言、都是一个问题。

    我只想再次强调我关于 R1 (阻尼电阻器)的问题。 我们如何选择合适的电阻值(至少是正确的幅度顺序)？

    此致、Andreas N.

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andreas：

    电阻值过高会减慢 Cdvdt 放电速度、电阻值过低不会有助于阻尼。  R1的值可以介于10欧姆至100欧姆之间。