[参考译文] UCC28740：怀疑 UVLO 问题并进行破坏性测试

尊敬的 Frans：

感谢您在设计中选择 TI。

我认为您提供的波形不在 VDD 引脚上。 相反、它位于辅助绕组 Wright 上？
您可以直接检查 VDD 电容器 C10上的 UVLO。

或者第二张图片显示在 C10电容器上。
如果在该电容器上、您的电路可以正常工作的原因是触发 UVLO。
您可以尝试增大 C10、增大辅助绕组匝数。
您可以在2.1 (VSS UVLO)下检查文档：
www.ti.com/.../slua783.pdf

您在启动电路期间的负载电流是多少？ 如果您在无负载的情况下启动电路、则可能会触发 OVP 功能。

VDD 和 DRV 引脚上的探针正常。

如果您有任何问题、请随时告诉我。

此致
Kevin

尊敬的 Kevin：

第一个屏幕是 Vaux yes。 我在以下信息中包含了另一个信息。

第二个屏幕在 Vdd 电容器上是。

我已经尝试增加 C10容量(+10uF)，但它只会增加切换器处于非活动状态的时间，我想：

现在、我认为 UVLO 不是问题。

根据我之前在示波器上的观察结果、我可以看到开关(UCC)在3ms 内处于活动状态、然后在300-500ms 内不再有任何活动、这应该会禁用 UCC、而 UCC 会再次从 HV 电源重新启动。

 

我在100、300 mA 和空载条件下进行了测试。

这里是空载输出

这里是100或300mA 负载(台式电子充电)：

500ms 周期、从上升开始到返回0V 之间的60ms

我们可以在这里看到输出上的3ms 活动

下面是 每500ms 发生一次的3ms (在100mA 充电时、同步整流器 UCC24636的 VDS 上测得)活动详细信息

 

频率看起来正确。

我已经在 VCS 上测试了 slua783 2.6.2变压器饱和：似乎没有问题

 

 

最后一个观察结果是、我在第二次电路板烧坏之前得到了以下结果：

在 VAUX 上看到3ms 的活动

+30/-30V +18V、无振铃。

 

Kevin，我对您与我交流的方式感到满意，希望我们能够进一步调查。

我是在线电源的初学者(更多地使用 DSP、MCU…) 所以我对这些东西有点紧张。

我真的很想在测试之前获得可能的校正、然后再将其刻录(请注意、先前的卡在刷写之前进行了多次测试、测试运行时间非常短)。

谢谢、

此致、

 

感谢建设性的回答，但正如我在3月29日的职位上所说的那样，我需要更多的帮助来解决我的问题。

此致、

Frans、您好！

在此请原谅我的干预。 我想我可能会对您看到的问题作出解释。
我在您的原理图中看到、VSC 输入端的同步整流器控制器 UCC24636的分压电阻与 GND 之间的电阻分别为97.4K 欧姆和47.5K 欧姆与 Vout 之间。 我没有您的所有设计参数可用、但假设典型情况是85VAC 输入最小值(Vin (min)低至~70V 左右)和5V 输出、我认为 VSC 连接将连接到错误的节点。
我建议 GND 应该为49、.9K、Vout 应该为2x47.5K。

原理图中所示连接的结果是 VSC 过低、SR 导通时间延长得太远。
当发生下一个初级导通间隔时、SR 仍将开启、这将产生一个击穿脉冲。

这将触发过流并关闭主控制器、并持续重试。
这种情况不会提前发生、因为 SR 控制器在 Vout 达到4V 之前不会启动。
在空载情况下、Vout 将保持4V 的相对较长的时间和较浅的衰减斜率(如您的波形之一所示)。
但添加负载会很快地将 Vout 下拉。

请调查 VSC 连接、并查看这是否是这些关断的原因。

此致、
Ulrich

您好 Ulrich、

这样的经历很令人愉快。

检查我为项目生成的 UCC24636设计计算器电子表格数据后。 是的、SR 的 VCS 分支接线不良。

我将很快纠正并在 PCB 上进行测试。
但是、您认为这样的错误会导致开关芯片故障和损坏吗？
但愿如此。

非常感谢您的观察。 不敢相信您能够在其他人的设计中发现这一错误。

此致、

Frans。

很抱歉、在修改(SR VCS 分支上)和短路测试后、我的输出仍然不稳定。

开关在大约3ms 的时间内仍然脉冲、在~600ms 后重新启动活动。

我们可以看到、开关在3ms 后处于保护状态、Vdd 会消耗至7V、开关重新启动。

100mA 负载下的输出：

和输出+开关 Vdd (蓝色)：

我害怕延长测试时间、因为最后的修正似乎无法解决主要问题、我担心会损坏第三个电路板。

您对优先测试/衡量什么有什么建议吗？ (我将详细介绍 SLUA783《TI PSR 控制器故障排除》、也可以自己找到)

感谢您的关注。

此致、

Frans、您好！

很抱歉，您仍然遇到问题，但至少我们已经解决了 VSC 连接问题。

我在 Wurth Electronics 查看了变压器器件型号、它显示了从 AUX 到 SEC 的18:7匝数比 UCC28740在 VS 输入端具有4.6V 的过压保护(OVP)阈值。 使用之前原理图中的 R10和 R15值向后工作、我得到：(4.6V/23.7K)*47k+4.6V=13.722V (次级反射的 VAUX)。 然后在 VSEC 上为13.722/18*7=5.336V。

无论是否考虑了 SR-FET 压降、这对于 OVP 来说都是一个相当低的电压。 我认为在启动期间可能会出现超过5.3V 的过冲、并触发 OVP 关断并重试。
我建议尝试~15%的 OVP (假设 SR 压降为~0V、则为5.75V)、并将 R15值降低至~21.2K、方法可能是在23.7K 上添加一个200K 电阻作为快速测试。

‘s、如果您查看 Vout 加 VDD 的 Δ Σ 范围屏幕截图、您可以看到 VDD 信号在 UVLO 关闭和开启阈值之间上下斜坡时具有显著的曲率。 我认为这是由于直流偏置效应、这种效应会将多层陶瓷电容器与 X7R 等高 K 电介质结合在一起、尤其是在小型封装器件中。 施加直流电压时、电容值会出现惊人的下降。 外壳尺寸越小、此效应就越明显。 通过网络搜索、您可以在 Murata 网站或其他供应商网站上找到相关信息。

这可能是问题、也可能不是问题、具体取决于 C10电容值是否是在考虑到这种影响的情况下指定的。 如果不考虑、VDD 可能会比预期的要早耗尽 UVLO 关断阈值、例如、在从满载阶跃变为零负载后等待 Vout 从过冲稳定下来、同时开关频率很小。

总之、祝您调试顺利。 我希望 OVP 设置能够解决您目前遇到的这个问题。

此致、
Ulrich