• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 10 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 125 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ40Z60：不能切断 DSG FET 保护，导致 MOS FET 烧毁(CHG &放大器；DSG FET 独立路径设计)

admin
Guru**** 666710 points
Other Parts Discussed in Thread: BQ40Z60, CSD16407Q5, CSD17308Q3
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/723504/bq40z60-dsg-fet-protection-cannot-be-cut-off-causing-mos-fet-to-burn-out-chg-dsg-fet-independent-path-design

器件型号：BQ40Z60
主题中讨论的其他器件： CSD16407Q5、 CSD17308Q3

您好！

考虑到空间和成本问题、目前正在使用 Bq40z60设计50A 输出产品、
采用了 CHG 和 DSG FET 独立路径设计(请参阅所附电路)

执行放电保护测试时、DSG FET 无法快速完全切断、从而导致 MOS FET 烧毁。

分析 DSG FET 栅极波形、发现 VGS 在截断后仍然具有残余电压(约为1.7V)。 这足以使 MOS FET 再次导通(请参阅以下波形)

我怀疑 Bq40z60对于 DSG MOS 的选择有特殊要求、或者低电平灌电流太小。

您是否有针对 CHG 和 DSG FET 独立路径的设计建议、或有更好的方法来解决 DSG FET 截断的问题？ (如果有更好的外部驱动器解决方案)

Janson

e2e.ti.com/.../BQ40Z60-Circuit.pdf

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    您的主题已分配给我。 请在5个工作日或更短的时间内回答。
  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，电池：如果您需要更多信息，请告诉我。

    Janson
  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，电池：

    我在几个不同的负载条件下执行了 OCD 保护波形。

    发现 DSG FET 关断的 VGS 电压将随负载情况而增加。

    DSG FET 最终崩溃(请参阅随附的文件 Page1 ~ 4)

    即使尝试更换不同规格的 MOS FET、这种情况看起来也更加严重(请参阅随附的文件第5页)

    您有更好的建议吗？

    Janson

    e2e.ti.com/.../BQ40Z60-DSG-FET-TEST.rar

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，电池：  

    我尝试更改 DSG 驱动器电路(请参阅其他文件第1页)、并在保护操作关闭后确认 Bq40z60 DSG 引脚的波形。
    发现了一个现象、VGS 的电压似乎不来自 MOS FET 的任何寄生电容。
    我将 OCD1&2保护点设置为3.0A 并执行4.0A、5.0A 和6.0A 模式。 我发现此电压似乎是从 IC 发出的、并且随着负载条件的增加而增加(请参阅附件第2-4页)。
    附加到此项目的布局图后、您能提供建议吗？

    顺便说一下、我必须在最短的时间内解决这个问题、请尽快提供最佳解决方案。

    Janson

    e2e.ti.com/.../bq40z60-Modify-driver-circuit.pptx

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    您能否提供原理图、以便我们更仔细地了解这一点？ 我假设您在器件 DSG 引脚和 DSG FET 栅极之间有一个串联电阻、您能否检查该电阻器、以查看其上是否存在 IR 压降？ 我们已经看到一些可能出现意外栅极电流的情况。 我对该器件不太熟悉、但我相信在关断期间、DSG 引脚会将引脚拉向 ACP 电压。 如果您在该引脚上有一些延迟电路、它可能会使其保持较高的运行时间更长、而不是直接跟随 PACK+电压。

    谢谢、

    Terry
  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Terry：  

    感谢您的反馈、您可以最终开始讨论此问题。
    首先、ACP 引脚源自19V 电压(由充电器使用)。 当执行 DSG 保护测试时、19V 电压已切断、19V 电压不应存在。

    在本帖子的第一篇帖子中、我提供了完整的设计原理图(您可以在第一个附加的文件中获取)

    在最新状态下、我将当前 PCB 配置恢复为最基本的电路、并仍然保持 CHG&DSG 分离路径、并使用2个不同的 MOS FET (CSD17308Q3和 CSD16407Q5)进行 DSG 栅极波形测量。

    发现了一个有趣的现象。 在 DSG 关断时、IC 的 DSG 引脚可将电压平稳下拉至负电压。
    但在大约10uS 后、电压被拉回到1.6V ~ 2V 之间、我可以确保这将使 DSG FET 再次导通。

    在本文中、我将再次提供上述测试波形和原理图、有关实际器件规格或参数、请参阅第1页。
    唯一的区别是 Q5 DSG FET 器件的变化。

    迫切希望 TI 团队帮助我解决这个问题。该解决方案仍在进行中、如果我有更新的信息、将在本文中提供。

    Janson

    e2e.ti.com/.../2018_2D00_9_2D00_1-test-status.pptx

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好 Terry / Batt：

    我进一步观察了 BMS 芯片和充电器模式以及 DSG 栅极波形的影响、并发现 Chronager 操作具有绝对影响。

    我尝试了多种测试模式。 (请参阅随附的充电器模式检测结果)、无论栅极使用二极管还是电阻器、此电压都会在充电器打开或关闭时受到影响。

    这些测试可能有助于分析问题、并附加本项目的 PCB 布局、您能否提供建议？

    Janson

    e2e.ti.com/.../4747.CHARGER-MODE-TEST.pptxe2e.ti.com/.../6215.bq40z60-PCB-Layout.PDF

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Batt / Terry：

    我再次分析、以保持或移除 CHG 分离路径上的反向二极管(D4)、并在充电器打开/关闭时进行交叉测试。
    发现随着充电开始、DSG FET VGS 电压仍会影响驱动信号。 (产生较小的泄漏电压)

    环路分析后、这可能会通过二极管(D4)反向到环路或 IC 中的某个位置  
    (请参阅随附的第2-3页)

    当我尝试将该二极管更改为更高的 VF 材料时、这种情况会有所改善、但不符合充电电压要求

    当我尝试移除 D4时、我比较了充电器的打开和关闭工作条件的结果。 当充电器启动时、仍然存在轻微的泄漏、在充电器关闭后、这个微小的漏极电压会得到改善、DSG FET 可以平稳切断。

    (见所附第4-5页)

    因此、我无法确定 Bq40z60中内部 Chronager 和 DSG Gate 之间的交互。

    您能否提供或确认这一原则？

    Janson

    e2e.ti.com/.../Charger-mode-VS-reverse-Diode_2800_0903_2900_.pptx

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、TI 团队：  

    此问题尚未解决、可通过另一个链接获取。

    https://e2e.ti.com/support/power_management/battery_management/f/180/p/724485/2674577#2674577

    Janson

  • 0
    TI__Guru**** 666710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Janson、

    我将关闭此主题、并重定向到您与 Terry 互动的另一个主题。