• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 19 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS24710：将 EN 引脚拉至低电平时的内部行为

admin
Guru**** 687860 points
Other Parts Discussed in Thread: TPS24710
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/674691/tps24710-internal-behavior-when-pulling-en-pin-to-low

器件型号：TPS24710

您好！

TPS24710数据表的第14页提到、如果芯片芯片温度超过 OTSD 上升阈值、栅极引脚将由内部20kΩ Ω 电阻器放电至 GND。
因此，在将 EN 引脚拉至低电平时，栅极引脚是否也通过内部20kΩ Ω 电阻放电？
如果是，在将 EN 引脚拉至低电平时，是否可以通过外部分压电阻器(低阻抗)向栅极引脚施加偏置电压(1V ~ 1.5V)？

此致、
加藤

  • 0
    TI__Guru**** 687860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    卡托、

    DS "门"中的同一节8.3.1.4描述了当使能端为低电平时、11mA 灌电流将栅极拉低。 我不建议将任何器件连接到栅极、而是使用极小的 SS dv_dt 电容来补充 FET 的 Crs、以便在您不希望 PLIM 加电时降低导通速度。 请记住、计时器在启动期间处于活动状态、因此电容需要非常小。 因此、我不建议将任何其他外部电路连接到栅极。

    Brian
  • 0
    TI__Guru**** 687860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Brian -San、

    感谢您的回答。

    如果我收到客户的其他问题、我理解并将与您联系。

    此致、
    加藤