This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A8101:使能前的 TPS7A8101输出

Guru**** 2382480 points
Other Parts Discussed in Thread: TPS7A8101
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/698147/tps7a8101-tps7a8101-output-before-enable

器件型号:TPS7A8101

大家好、

我的客户正在评估我们的 TPS7A8101。 下面是 启动(VIN、Vout、使能)波形、也显示如下:

此问题描述如下:

当 Vin=5V 时(显示在波形中、黄色曲线)、延迟大约500ms 后、将使能引脚拉高(粉色曲线)、但在使能引脚变为高电平之前、这些引脚为 Vout=0.7V、但不是大约0V。 这将导致客户使用问题。

那么、为什么 TPS7A8101在启用器件之前具有输出? 是否有 解决方案来避免此问题? 谢谢。

此致、

Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    与大多数 LDO 一样、TPS7A8101的输出端没有有源下拉。 因此、我们在调试中首先应该检查输出是否被外部偏置。 如果存在外部偏置、则 LDO 无法将电源轨拉回到 GND。

    TPS7A8101的输入是否也会为电路中的任何其他器件供电? 通常、在具有多个输入电源轨的器件中、较高的电源轨实际上可以通过器件本身对较低的电源轨进行偏置。 该偏置路径通常通过 ESD 保护。

    非常尊重、
    Ryan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    感谢您的支持! 这些不是 Vout 上的其他东西、只是下面原理图中所示的反馈电阻器。


    那么、问题是、如果 Vout 悬空、TPS7A8101在使能端未拉高时将输出大约0v。

    此致、

    Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    LDO 无法提升电压、因此、如果 Vin 浮动并且无论 EN 的状态如何、在 LDO 的输出端观察到电压、则存在一条泄漏路径、可偏置 LDO 的输出。

    在隔离 LDO 的情况下(负载被移除)、当 Vin = 5V 且 EN = 0V 时、输出仍然偏置为高电平? 如果是这样、我们需要寻找其他意外泄漏路径、例如电路板上的残余磁通、这些路径可能允许输出偏置。

    非常尊重、
    Ryan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    由于我没有听到您的反馈、我假设您能够解决您的问题。 如果不是、请在下面发布回复(如果此线程由于超时而锁定、请创建现在的线程)。

    非常尊重、
    Ryan