• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 311 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40200：TPS40200与外部时钟同步

admin
Guru**** 2382630 points
Other Parts Discussed in Thread: TPS40200
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/680101/tps40200-tps40200-synchronization-to-external-clock

器件型号：TPS40200

尊敬的团队：

我的客户使用 TPS40200并 希望将器件与外部时钟同步。

数据表规定了以下要求：

RC 引脚应保持低电平的最长时间为标称输出脉冲的50%或同步频率周期的10%

以较小者为准

您能否澄清一下"标称输出脉冲"到底意味着什么？

谢谢、此致、

Joe

 

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    数据表第7.3.4节介绍了外部同步要求。
    器件 EVM 的用户指南还介绍了如何应用外部同步。
    请参阅下面的链接
    www.ti.com/.../slvu147c.pdf

    此致
    Brani
  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Brani、

    感谢您的回答。
    上面的" RC 引脚应保持低电平的最长时间为标称输出脉冲的50%、或同步频率周期的10%、以较短者为准。"语句已从数据表第7.3.4节中提取。
    对我们来说、"标称输出脉冲"指的是什么并不十分清楚。 这是 GDRV 信号的标称占空比吗？

    sluv147c.pdf 中的示例显示了占空比为50%的同步信号、这违反了"同步频率周期的最大10%"要求。 因此、这使它更加令人困惑。

    您能否回答上述问题并向我们提供有关该器件同步信号要求的确切详细信息？

    谢谢、此致、
    Joe
  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Joe、您好！
    我们将与产品团队核实您的问题、并在得到解答后立即回复您。
    谢谢你
    Brani
  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe、

     

    标称输出脉冲表示 PFET 的导通时间。 这可以通过计算得出(Vout/(Vinmax*Fsync))。 因此、连接到 RC 引脚(即 Rime RC 引脚保持低电平)以实现同步的 FET 的导通时间 应小于 0.5*(Vout/(Vinmax*Fsync))或0.1/Fsync (以较小者为准)。

    希望这对您有所帮助。

     

    －－阿姆布雷什