This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27517A:驱动 MOSFET 开关未钳位电感负载

Guru**** 2387080 points
Other Parts Discussed in Thread: UCC27517
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/697435/ucc27517a-driving-mosfet-switching-unclamped-inductive-load

器件型号:UCC27517A
主题中讨论的其他器件:UCC27517

在具有电感负载的低侧 MOSFET 开关应用中、是否需要保护栅极/栅极驱动器免受通过 MOSFET 漏极栅极电容返回的瞬态影响、 或者、驱动器的阻抗是否在整个开关周期内足够低、以使驱动器输出上的电压保持在规格范围内?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Eric:

    感谢您提出此问题、欢迎使用 e2e! 我是一个应用程序使用此设备、我希望能为您提供帮助。

    在高速和尖锐边缘切换电感负载、 例如、在低侧配置中、由于电感器踢回磁场以使负载电流归零、NMOS 漏极可能会产生较大的电压尖峰。这会导致开关转换期间漏源极高 dv/dt 成为一个问题。 如果采用电桥配置、当续流二极管发生反向恢复时、高 dv/dt 会立即发生、这会进一步引发问题。 在某些情况下、FET 会钳制电感负载、同时出现雪崩击穿、并通过超出温度限制来降低 FET 的耐用性。

    我们正在研究栅极上的潜在振铃、米勒导通效应或超过 VDS 限值的 FET/驱动器损坏。 栅极电压的降低会导致漏极电势和漏极到栅极电流在米勒平坦区域上升、直至达到 C_gd*dvs/dt。 由于 DC=DQ/DV 并且漏极电压变化很大、漏极电容可能会根据 VIN 从小变为大。 负载和开关时间越长、dv/dt 就越大。 例如、当电感为1uH、开关时间为1ns、负载电流为1A 时、LDI/dt 表明存在1000V 反冲。 当然、将 dt 增大到100ns 将使该反冲降低到仅10V。

    如果将所有这些因素考虑在内、驱动阻抗不会产生任何影响、因为米勒导通电压来自在转换期间流经较大栅源极电阻器的 CGD 电流。 如果栅源电阻器不存在、则栅极电阻器会在驱动器关断期间使 GND 引脚上的电压上升。 可以通过添加栅极电阻器或电容器来限制上升时间来避免米勒导通、可以通过选择更大的 FET 来避免雪崩击穿。 查看此应用手册、了解如何选择最优栅极电阻器来帮助实现振铃:

     希望这对您有所帮助、如果不清楚、请继续跟进。 您对517A 有任何疑问吗? 您有什么拓扑结构、为什么不能钳制?

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Jeff、
     
    是的、您将涉及所有相关问题。 该拓扑包含两个 FET、以大约40kHz 的频率驱动变压器上的相对低阻抗初级绕组。 最坏的情况是未钳位、实际上 VDS 使用75V 齐纳二极管钳位、FET 适合 VDs=100V。 当然、栅极关断时、漏极电压上升到远高于14V 电源。 当钳制最大电压时、dV/dt 保持相对较高。
     
    从 FET 驱动器的角度来看、我的问题确实与 CGD 的影响有关。 当栅极由驱动器切换至接地且 FET 关断时、漏极电压尖峰 CGD 会增加、电流从栅极流过 FET 驱动器并流向接地端。 栅极上的电压上升会导致米勒导通。 我的问题是、该栅极电压变得足够高、足以 损坏 FET 驱动 器(当然、它还可能通过超过 VGSmax 来损坏 FET)。  该电压必须取决于该电流以及栅极电阻器和 FET 驱动器对栅极放电的阻抗。
     
    到目前为止、我已经使用齐纳二极管和肖特基将 VGS 钳位到 VDD、以控制这种风险并保护 UCC27517和 FET。 米勒导通不应该发生、应用原理图也不会显示这样的安排、因此事后我认为这可能过于保守。 答案似乎是、如果漏极上的 dV/dt 是可以接受的、则无需以这种方式保护栅极和驱动器。
     
    感谢您花时间讨论此主题。
     
    Eric