主题中讨论的其他器件:UCC27517
在具有电感负载的低侧 MOSFET 开关应用中、是否需要保护栅极/栅极驱动器免受通过 MOSFET 漏极栅极电容返回的瞬态影响、 或者、驱动器的阻抗是否在整个开关周期内足够低、以使驱动器输出上的电压保持在规格范围内?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Eric:
感谢您提出此问题、欢迎使用 e2e! 我是一个应用程序使用此设备、我希望能为您提供帮助。
在高速和尖锐边缘切换电感负载、 例如、在低侧配置中、由于电感器踢回磁场以使负载电流归零、NMOS 漏极可能会产生较大的电压尖峰。这会导致开关转换期间漏源极高 dv/dt 成为一个问题。 如果采用电桥配置、当续流二极管发生反向恢复时、高 dv/dt 会立即发生、这会进一步引发问题。 在某些情况下、FET 会钳制电感负载、同时出现雪崩击穿、并通过超出温度限制来降低 FET 的耐用性。
我们正在研究栅极上的潜在振铃、米勒导通效应或超过 VDS 限值的 FET/驱动器损坏。 栅极电压的降低会导致漏极电势和漏极到栅极电流在米勒平坦区域上升、直至达到 C_gd*dvs/dt。 由于 DC=DQ/DV 并且漏极电压变化很大、漏极电容可能会根据 VIN 从小变为大。 负载和开关时间越长、dv/dt 就越大。 例如、当电感为1uH、开关时间为1ns、负载电流为1A 时、LDI/dt 表明存在1000V 反冲。 当然、将 dt 增大到100ns 将使该反冲降低到仅10V。
如果将所有这些因素考虑在内、驱动阻抗不会产生任何影响、因为米勒导通电压来自在转换期间流经较大栅源极电阻器的 CGD 电流。 如果栅源电阻器不存在、则栅极电阻器会在驱动器关断期间使 GND 引脚上的电压上升。 可以通过添加栅极电阻器或电容器来限制上升时间来避免米勒导通、可以通过选择更大的 FET 来避免雪崩击穿。 查看此应用手册、了解如何选择最优栅极电阻器来帮助实现振铃:
希望这对您有所帮助、如果不清楚、请继续跟进。 您对517A 有任何疑问吗? 您有什么拓扑结构、为什么不能钳制?
谢谢、