• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 97 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40170：内部稳压器接通/关断时序

admin
Guru**** 2782445 points

Other Parts Discussed in Thread: TPS40170

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/730612/tps40170-internal-regulator-turn-on-off-timing

器件型号：TPS40170

TPS40170有两个内部稳压器、即 VBP 8V 稳压器和 VDD 3.3V 稳压器。

是否通过添加 VIN 和使能引脚打开这些引脚？

当添加 VIN 和使能引脚但 UVLO 为低电平时、这些稳压器是否保持输出？ 或者、这些稳压器是否会因 UVLO 变为低电平而关闭？

此致、
Kohei Sasaki

  • 0
    TI__Guru**** 2782445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我们将就此问题向您回复。

    谢谢
    -Arief
  • 0
    TI__Guru**** 2782445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Sasaki-San、

    我的理解是、VIN 和 ENABLE 条件下的 VBP 和 VDD 导通为高电平。 此外、当 UVLO 变为低电平时、两个电源轨都保持高电平。 这可以通过 EVM 进行验证。

    此致、
    Tim