This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5122-Q1:反馈路径中的 FET、低 IQ

Guru**** 2542200 points
Other Parts Discussed in Thread: LM5122-Q1, LM5122

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/745036/lm5122-q1-fet-in-feedback-path-low-iq

器件型号:LM5122-Q1
主题中讨论的其他器件: LM5122

大家好、

如果我要将 FET 与 LM5122-Q1的反馈电阻串联放置、以便在低功耗状态下具有0A 的 IQ、这是否可以接受? 如果可以接受、是否需要考虑任何风险? 此外、FET 应放置在反馈路径中的哪个位置?

提前感谢您的支持!

进行了比较

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jared、

    我有点理解您想要做什么。 如果在关闭/开启 FET 的同时禁用/启用 LM5122、则不会出现问题。 如果您启用了 IC 但关闭了 FET、IC 将成为开环并强制实现最大占空比。

    谢谢、
    Youhao
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Youhao、

    您完全正确、FET 仅在 LM5122禁用时关闭。 如果反馈路径中包含 FET、它是否应该位于底部电阻器和接地之间?

    谢谢!

    进行了比较

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jared、

    您用绿色圆圈标记的位置看起来不错、但 FB 悬空、 由于 VOUT 上拉电阻、它可能违反 FB 最大额定值。  我建议将 FET 放置在 FB 和高侧电阻器之间。  

    谢谢、

    Youhao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢你,Youhao!