This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD15380F3:N 沟道与 P 沟道

Guru**** 1831610 points
Other Parts Discussed in Thread: CSD23280F3, CSD15380F3
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/725177/csd15380f3-n-channel-vs-p-channel

器件型号:CSD15380F3
主题中讨论的其他器件:CSD23280F3

大家好、团队、

我正在串 N 和 P 通道 MOS。

在 N 通道上、由于它们物理尺寸较小(电子迁移率优于空穴迁移率) 、因此 Qg 和输入电容更小不会让我感到意外。 不过、如果我采用两个器件 P 和 N (P:CSD23280F3和 N:CSD15380f3)之间的比率、则 QgP /QgN = 4.4、而 CISSP/CissN = 22.3

我如何解释它?

如果 Qg 还包含米勒电容、如何从 Qg 导出输入电容?

QG 还应包括米勒效应旁边的输入电容效应、因此我本应该具有类似的比率。

感谢您的澄清。

日落

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mauro、

    感谢您发帖、提出了很好的问题、并且在20年多的时间里、我们都在讨论 FET、这是我第一次被问及这个问题。
    我和我们的一些技术人员交谈、他们给我的解释是、这与测试条件有关(其中一个的 Vgs=4.5V、另一个的 Vgs=0V)、而栅极上的电压差异会在 Ciss 和 Qg 之间产生不同的行为。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Chris、

    感谢您提供信息。

    这意味着 Cin 是在 Vgs= 0V 的情况下测量的、这样栅极通道就不会生成、而只测量 Cin (MOS 关断)。
    对于 Qg、您需要打开 DS 通道、Vgs 必须超过 Vth。 这样、您还可以包括 D 和 G 之间的米勒电容效应
    因此、您无法直接从 Qg 导出 Cin、因为它包含进入 CDG 的 Q。

    我的想法是对的吗?

    谢谢、

    日落
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mauro、
    是的、它沿着这些线路。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的确认。
    日落