[参考译文] LM5113-Q1：瞬态期间的关断阻抗

您好、Eugene、

当驱动器处于低电平时、输出阻抗将与驱动器相同。

8ns 是最坏情况下从-40 C 到125 C 的延迟匹配。当芯片处于室温或25 C 时、延迟匹配通常为1.5ns。

是的、延迟匹配是一个经过测试的参数。 我们在不同温度下测量芯片并确定最大延迟匹配。

不幸的是，我们手头没有这方面的资料。

此致、
Edthan Galloway

8ns 是最坏情况下从-40 C 到125 C 的延迟匹配。当芯片处于室温或25 C 时、延迟匹配通常为1.5ns。、

该生产是否在每个设备上都经过测试？ 我怀疑不是因为您没有发行版。

此外、在摆幅期间测量的输出阻抗是多少？ 如果是这样、您是否有该值的数据作为时间的函数？

您好、Eugene、

我已重新阅读您的问题、让我尝试澄清我的答案。 如果您有任何疑问、请告诉我。

延迟匹配规格是指传播延迟信号的不匹配。 在这种情况下、延迟匹配是作为 LO 开启和 HO 关闭之间的差值测量的、反之亦然。 您将注意到、LO 关闭具有26.5ns 的传播延迟、HO 打开具有28ns 的传播延迟。 传播延迟之间的差异可提供大约1.5ns 的延迟匹配。



至于驱动器的阻抗、它是上拉还是下拉。 没有其他状态。 通电后、驱动器输出将始终具有低阻抗状态。

此外、我还找到了延迟匹配的分布数据。 我无法分享此数据、但该器件应按数据表中所述工作。

"在摆幅期间测量的输出阻抗也是什么意思？" ？

以下链接可帮助您获取半桥驱动器所需的死区时间： www.ti.com/.../snva815a.pdf

此致、
Edthan Galloway

我想我对内部器件从 I 转换到低图腾柱时的阻抗更感兴趣，您是否保持击穿电流以使其保持低电平？ 是什么？

对 HOH 或 HOL 到 HS 以及 LOH 或 LOL 到 VSS 之间的阻抗更感兴趣