[参考译文] CSD87502Q2：符号中的齐纳二极管

您好 Brent、

感谢您关注 TI FET。 CSD87502Q2在两个 FET 的栅极上包含背靠背 ESD 保护结构。 这是一个较高的泄漏结构、如数据表中的 IGSS 规格所示：Vds = 0V、VGS = 20V 且 T = 25°C 时为4μA Ω 相比之下、在100nA 时具有无栅极 ESD 保护规格的类似器件的最大 IGSS。 我想您可以将其解释为器件在 VGS <绝对最大 VGS (±20V)时开始传导低电流。 我将在下面提供两个指向技术文章的链接。 第一篇文章介绍了 TI FET 中包含的栅极 ESD 保护类型、第二篇文章介绍了泄漏电流 IGSS 和 IDSS 如何随施加的电压变化。 图4显示了背靠背 ESD 结构的 IGSS 与 VGS 之间的关系图。 CSD87502Q2的运行方式应与(a)图非常相似 、该图适用于采用背靠背结构且具有20V 栅极的60V FET。 如果您有任何疑问或需要其他信息、请告诉我。

https://e2e.ti.com/blogs_/b/powerhouse/posts/what-type-of-esd-protection-does-your-mosfet-include

https://e2e.ti.com/blogs_/b/powerhouse/posts/what-s-not-in-the-power-mosfet-data-sheet-part-2-voltage-dependent-leakage-currents

此致、

John Wallace

TI FET 应用

您好、John、

非常感谢您、现在阅读并消化了内容、正是我要寻找的信息和解释。

具有 ESD 保护很好、我更深入地探讨了高侧电荷泵驱动电路的想法。 如果其中有一个实际的齐纳二极管可与外部栅极电阻器配合使用、以使 VGS 保持在限制范围内(±20V)、则有助于 将器件数量保持在非常低的水平... 但情况并非如此。 我当然可以在我的应用中为此添加一个外部齐纳二极管、没问题。 背靠背 栅极 ESD 保护结构的泄漏电流是完全可以接受的、更好的是、我知道它如何随 VGS 变化。