This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5069:输出 PIN#9灌电流?

Guru**** 2538930 points
Other Parts Discussed in Thread: LM5069

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/877818/lm5069-out-pin-9-sinking-current

器件型号:LM5069

您好!

我们在为负载加电时主要将 LM5069用作浪涌电流控制器。 输入电压为48V 时、最大电流约 为450mA。 我们的设计大致与 LM5069数据表第1页上的典型应用图相同。 负载可以通过专用连接器从 LM5069上分别物理连接。  为了关断负载、我们通过将 UVLO 引脚拉至 GND 来远程关闭 LM5069。 为了检查在 UVLO 引脚被拉至 GND 但 VIN 为48V 时是否连接了负载、我们将大约5V 的探针电压施加到负载并使用 ADC 进行检查。 在此设置中、我们可以看到 LM5069的 OUT 引脚消耗的电流约为6mA。 请向我们解释、OUT 引脚的电流消耗约为6mA、因为我们在器件数据表中没有发现任何提示。

您可以在附件中找到原理图的相关页面。

因此 VIN 为48V。 UVLO 通过 FET 和探头电压拉至 GND

谢谢、此致、

Davide2e.ti.com/.../LM5069_5F00_DETAIL_5F00_TI.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    欢迎使用 E2E!

    有一个内部 VDS 测量电路、如果 OUT 引脚具有电势、该电路会消耗电流。 您需要像图1中的 Q2 (在 http://www.ti.com/lit/an/snva683/snva683.pdf 中)那样放置一个阻断 FET 来克服这一问题。

    BR、Rakesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    感谢您的支持。 通常是否可以将 OUT 引脚9连接到 SENSE 引脚1、以确保 FET 的 VDS 不降低、从而不使用 LM5069的功率限制功能。

    此致、

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尽管 我看一下器件数据表第11页的功能方框图、我会说 VDS 测量电路具有高阻抗、因此在这种情况下6mA 会产生巨大的电流。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    当器件被禁用时、栅极被2mA 灌电流下拉、此路径从 OUT 开始、如下所示。 此外、还可以存在其他在输出端具有有源电压源的路径。 遗憾的是、我们没有太多数据用于这种情况、因为我们尚未将其视为非常见用例进行评估。

    BR、Rakesh