[参考译文] TPS54A24：电源 IC 的 VIN 和 VOUT 上有噪声

您好、Imraan、

在降压转换器的输入和输出上看到类似这样的噪声是正常的。 高频噪声来自 SW 节点的上升沿和下降沿。 可以通过添加启动电阻器或缓冲器、为高频旁路添加输入或输出电容器或添加一些电感滤波等措施来降低此噪声。

首先、我想检查一下、这是否会导致您的应用程序出现问题？ 您是否有需要满足的特定设计目标？

谢谢、
Anthony

其中一个问题是、我们有另一个降压转换器 IC 生成5个其他电压、当启用所有电压时、5V 输入电压中的噪声和所有输出电压都会变得更糟、电压摆幅大于330mV。 我已附上一个图片、说明启用所有电压后1V 输出的样子。 我无法获得特定的设计目标、但该电压将用于为 FPGA 供电、对此、我们的工程师表示、这些电压看起来太嘈杂。

其中一个问题是、我们有另一个降压转换器 IC 生成5个其他电压、当启用所有电压时、5V 输入电压中的噪声和所有输出电压都会变得更糟、电压摆幅大于330mV。 我已附上一个图片、说明启用所有电压后1V 输出的样子。 我无法获得特定的设计目标、但该电压将用于为 FPGA 供电、对此、我们的工程师表示、这些电压看起来太嘈杂。

问题的一部分似乎也是来自其他转换器的噪声？ 这可能与测量中拾取的噪声有关。

在使用全带宽测量输出纹波时、测量技术非常重要、确保您实际需要使用全带宽测量该技术。 这就是为什么我要尝试确认这是否真的是一个问题或只是一个测量伪迹。 输出纹波的高频分量对于 FPGA (以及许多其他应用)可能无关紧要、因此我们通常在20MHz 带宽受限的情况下进行测量。 根据测量位置的不同、PCB 布线的寄生阻抗甚至可能在高频组件到达 FPGA 之前对其进行滤波。

为了测量输出纹波、必须尽可能减小环路面积以避免拾取噪声。 这可以通过执行"尾纤"型测量、使用差分探头或将同轴电缆直接焊接到输出电容器上来实现。 最好也能证明纹波尽可能靠近负载。 如果您想了解更多详细信息、下面链接的技术文章很好地讨论了这一点。

https://e2e.ti.com/blogs_/b/powerhouse/archive/2016/07/27/how-you-measure-your-ripple-can-make-you-or-break-you

如果确实需要降低该噪声、则可能需要对 TPS54A24进行一些更改、可能还需要对其他一些稳压器进行一些更改、因为根据我的电流理解、似乎有些噪声来自其他稳压器。 对于降低 TPS54A24的噪声、下面链接的文章可能也很有用。

https://www.ti.com/lit/an/slyt740/slyt740.pdf