This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40305:BP 至自举二极管损坏

Guru**** 2451000 points
Other Parts Discussed in Thread: TPS40305

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1231900/tps40305-bp-to-boot-diode-damage

器件型号:TPS40305

   在我的电路中、从 BP 到自举二极管很容易损坏。 当电路发生故障时、 BOOT 不再充电、但 BP 引脚上仍有~6.5V 电压。 在正常工作的 TPS40305上 、我测量从 BP 引脚到 BOOT 引脚的0.68V 二极管正向电压。 在发生故障的 TPS40305中 、该电压变为0.18V。  自举二极管是否可能损坏?

Webench 用于设计在电流为5A 时具有20V 至12V 电压的电路。 15V 输入和20V 输入也使用了同一电路。 我意识到20V 处于器件限值、但我也看到了 当输入电压为15V 时 TPS40305启动故障。

我看了看 SW 节点振铃。 我尝试在 BOOT 引脚和升压电容器之间连接一个2.2欧姆的电阻器。 在上升沿之后的振铃有所改善、但下降沿之后的振铃仍然很大。 请参阅添加该2.2欧姆电阻器前后的图:

   

SW 节点上的电平降到-5V 的绝对最大额定值以下。 在 BOOT 引脚上、I 测量低于-0.3V 绝对最大额定值的电平:

这是否是造成损坏的可能原因? 或者是否存在其他原因? 为了使电路可靠、建议的下一步是什么?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    非常感谢您提出这个问题。

    我们通过 TPS40305看到的自举二极管故障的最常见原因实际上是选择了栅极电荷过多的高侧 MOSFET、导致过多的二极管电流使金属从 BP 熔断以使引导打开、 但这通常会导致 BOOT 较低、而不接近于 BP。  BOOT 与 BP 之间的低反向阻抗表明 BOOT 二极管存在"短路故障"损坏。

    当 BP 启动金属化保险丝断开时:

    BOOT 可能会非常缓慢地充电、但在高侧 FET 导通期间 HDRV 不会随 BOOT 上升。  HDRV 将上拉至 BP。

    HDRV 的这种弱上拉会触发高侧过流、因此 TPS40305的启动将在 HDRV 上包含几个非常窄的脉冲、并可能在 SW 上产生、因为高侧短路保护限制了导通时间。

    几个脉冲后、电流限制将在重试之前关断开关并在几个软启动周期内超时。

    如果您看到该启动尝试、请尝试为自举二极管添加一个外部 BP。  如果电路使用外部二极管正常工作、则 BP 至 BOOT 金属化电路的保险丝开路。

    开关上的负电压可能导致高 BP 引导电压、并引起 BOOT 至 SW 二极管故障。  SW 上的负电压由电感器电流路径中的寄生电感引起、该电感器电流与高侧 FET 关断和低侧 FET 导通后开关节点的寄生电容谐振。  由于高侧 FET 的关断会从栅极流出电流进入 HDRV、流出 SW 并返回高侧 MOSFET 的源极、因此不需要 BOOT 引脚、因此添加 BOOT 电阻器无效。

    减少振铃的最佳方法是采用紧密的开关布局、这最大限度地减少了动态电流的路径、动态电流需要更改高侧导通周期和低侧导通周期之间的路径、以尽可能减少振铃能量。  这涉及在输入旁路电容器、同步整流器的源极(低侧 FET)和输出电容器的接地端之间保持一个非常紧密的环路。

    通过将控制 FET (高侧 FET)的小漏极连接到同步整流器(低侧 FET)旁路电容的源极、以及与振铃频率匹配的自谐振频率和足够高的 ESR 以进行自阻尼、通常可以缓解开关节点振铃。  通常、1nF - 10nF 范围内的0402电容器是理想选择、振铃频率越高、理想电容就越小。

    改进布局后:

    但添加一个与 HDRV 或 SW 串联的电阻器会增加关断时间、从而减少负振铃。

    向 SW 添加电阻器时、最好将电阻器与 SW 引脚串联、且自举电容器连接到开关节点侧、这样高侧 FET 的导通不会包含 SW 电容器、 但包含自举电容器和 HDRV 电阻器、以便可单独调节导通和关断时间。

    或者、尺寸合适且经过优化的缓冲器可以吸收开关节点振铃能量并减少负振铃。  我附加了一个设计电子表格、以帮助优化缓冲器设计。

    e2e.ti.com/.../1030.Snubber_5F00_Calculations.xlsx

    如果您愿意分享原理图、也会有所帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    感谢您的快速响应。 引导较低、我确实看到了您描述的启动行为(在重试之前循环5次 SS)。 昨天、外部二极管没有改变引导行为、但我将再次安装它并绘制一些示波器图。

    我可以直接分享原理图和布局吗? 我无法在公共领域发布此内容。 谢谢!

    Pete

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    通过邮件向我发送您的电子邮件地址。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在我们现在通过电子邮件讨论此问题时、我将关闭此主题。