[参考译文] TPS552882：MOSFET 选择

您好、Alan！

感谢您的联系。

我有一些问题需要与您核实,请回答:

1.这里使用的是什么应用程序？

2.为什么选择600kHz 的开关频率、因为它位于调幅频带中？

3.只是好奇,为什么你把0.1uF 电容器放在 PG 引脚上,我看到它是为 EMC 保留的,但当设备在正常模式下工作时, PG 电压会稳定,我认为不会影响 EMC。

4.建议您暂时离开 C222 DNP。

5.建议将 R199更改为20k。

6.建议分离 AGND (对于所有信号引脚：FB、COMP、MODE…) 接地层与 PGND 层、并将其连接到 VCC 电容器。

7. MOS 从我的侧面看是好的。

8.请遵循布局指南。https://www.ti.com/lit/pdf/slvaer0

此致、

布莱斯

布莱斯、您好！  

下面是高侧 MOS Vds 和低侧 MOS Vds 的波形。  

输入电压：20V、输出电压：5V、3A。

是否存在击穿风险？

您好、Alan！

您能否 按如下方式探测 DR1H、DR1L 和 SW1波形、以便我们现在可以看到什么是实际死区时间、我们无法从下图中看到它。  请 (1)使用 BW=500MHz 电压探头；(2)关闭示波器通道 BW 限制；(3)将 SW1电压刻度更改为0.5V/div。

此外、最好探测 Vin 电压、在通道上添加20V 偏移、然后查看 Vin 是否在死区期间降低以及是否发生了击穿。

 如果存在任何风险、我还将了解布局。

此致、

布莱斯

布莱斯、您好！  

请查看我的波形。  

您好、Alan！

感谢波形、H-VGS 信号是什么？ 这与17V+18.5V=35.5V 的高电压值无关、如果 SW1=20V、则 Vgs 电压将为15.5V (不正确)。

您是否对低侧和高侧 FET 使用了相同的 MOSFET？ H-VGS 的上升和下降时间为何这么长？ 正如我看到的、L-VGS 是快的。

此致、

布莱斯

布莱斯、您好！  

测试环境似乎有问题、我没有注意到这一点。  

我已经重新设置了测试环境。 请查看波形。  

H/L MOSFET 是相同的。  

您好、Alan！

感谢波形。

我仍然在每个通道上看到 Voffset、是范围错误吗？

从波形中可以看到、由于 MOSFET 的 toff 时间> TON 时间、DR1H 下降和 SW 下降之间存在延迟。  在内部驱动器死区时间之后、DR1L 上升。 我认为、当 SW 降至零(高侧不会完全关闭、而低侧打开)时存在风险、在某些情况下、死区时间变得更短、从而可能导致直通时间变大、最终损坏 FET。

从下面的波形可以看到 SW 波形有两个负骤降(红色)、即死区时间、它可以使直通不会发生。

此致、

布莱斯

布莱斯、您好！  

如果我们想解决这个问题、能否用较短的 TD (off)来更改高侧 MOSFET？

您好、Alan！

我认为最好选择具有较低 Qg 并具有较小 tr 和 tf 规格的 MOSFET (高侧和低侧)(tr 和 tf 应更加对称)。

此致、

布莱斯

您好、Alan！  

我们 四周没有看到您的最新消息、因此我想这些问题已经得到了解答。

我现在关闭该主题。 如果仍有打开的内容、请回复、该主题将再次打开。

如果您有任何其他问题或该主题帖已锁定、请打开一个新问题。

此致、

布莱斯