[参考译文] LMR16030：WebBench 导出的 TINA 原理图有奇数个无源值

尊敬的 Frank：

奇怪的是、在降低输出电流后、几个值和频率发生了变化。 最困扰我的问题是出现在下一个 WB 1.08MHz 和71.1定制输出电容器中的频率是理想断路器。 1.08MHz 低于3 Rhom (1.5MHz)的问题是、 在没有使用其他 PCB 降压器件的情况下确定闭环波特图交叉频率(104KHz)中的 BFO 振荡。  

运行任何 LMR 1.5MHz 是否更有意义？  最初尚未阅读数据表以找到针对3A 电流驱动器的可支持2.2MHz 的 LMR16030S WB 首次尝试(500kHz)。 为什么任何 LMR 不具有宽范围的电流 WB 的选定器件、以便在电流限制受限的情况下支持峰值电流？ 这就是 Rhom 在切换至峰值电流高达750mA 1A 时的行为、尽管该器件是为平均500mA 而设计的、但会在内部 NFET 限流为1.2A。   使用 Nidec 风扇源运行+12v 降压、750mA 16KRPM 峰值电流在电流限制方面未出现任何问题。

以下 原理图适用于2.8A 108MHz 34V-54V 输入。 我选择输出电容100µF、其中 Wurth 12µH 2.8A 线圈达到3.5A 饱和。 似乎可以处理经测试的1.5MHz、最高可达100MHz、而1.5MHz 的阻抗看起来像是95Ω 阻抗216mΩ 电阻。 75 100µF ECAP 或堆叠4x 22µF / 35V 陶瓷是否存在任何问题、以及将频率设置为1.5MHz 能否实现相同的电流范围？ 感谢您的关注和快速响应。

e2e.ti.com/.../WB_5F00_LMR16030S_5F00_OperatingValues_5F00_1.08MHZ.csv

jiaxin sun 说：

实际主机 PCB 电流<1A、由线性24V 直流电源 LM317供电。

假设是这样、但请注意、现在配置的 TI-LM317T 可通过散热器提供1.5A 电流。 我想为峰值2.5A 1.5MHz 设计 LMR、以便在24V 输出轨上有额外的余量。 请注意、目前每个 Rhom 降压转换器与4.7µF LMR/50V (1206)陶瓷电容共享24V 输入电压轨、并为4.7µF 24V 输出电压轨提供 LMR/35V (0805)、为4.7µF 输入提供 LMR/100V。 由于 Wurth 2.8A 线圈尺寸、LMR 占用空间相当大、因此需要在一些方面进行权衡、频率可能是其中之一。

jiaxin sun 说：

我想为峰值2.5A 1.5MHz 设计 lmr

频率设置引脚是否更多地有关效率或峰值电流能力？ 数据表并未详细说明为何任何 PWM 频率范围会降低 NFET 的效率或封装功率耗散曲线。 Rohm 开关为固定频率、量程1.2 -1.5MHz。 实际上是振荡器控制环路中的一个位变量。  是否有办法让 Webench 设置 LMR 的频率以证明 各种 设计？

来自 数据表： LMR16030采用固定频率峰值电流模式控制。 它使用电压反馈环路、根据失调电压调整峰值电流命令、从而获得精确的直流电压调节。 通过检测高侧开关的峰值电感电流并与峰值电流进行比较、以控制高侧开关的导通时间。 电压反馈环路具有内部补偿功能、需要较少的外部组件、设计简单、并且几乎在所有输出电容器组合下均可稳定地工作。 正常负载条件下、稳压器以固定开关频率运行。 在极轻负载条件下、LMR16030在睡眠模式下运行以保持高效率、并且开关频率随着负载电流的降低而降低。

所有 LMR 表格图表均为5V 输出500kHz 频率、因此对于200kHz - 2.5MHz 频率范围均无评估。 似乎 Webench 分析是展示峰值效率与开关频率间关系的唯一方法。 上面公布的1A 500kHz 图形提供了非常详细的信息。  

user4431451 说：

据 Webench，1.5MHz 似乎会导致过多的功耗。

奇怪的是、Webench 连接到了1.08MHz、因此我们将使用该频率。 散热焊盘是具有8倍过孔的较大外形、顶部和底部焊盘具有带环绕开口的间隙。 LMR 散热焊盘是否需要特定尺寸的覆铜区来耗散1.08MHz？  LMR 可能永远不会达到峰值2.5A、尽管存在用于浪涌等的余量...

检查 CVX 文件、它是1A 的1.08MHz、但我输入2.5A 进行分析。 重新检查设计 Webench 显示为763.76KHz、现在为2.5A。 奇怪的是、值滑块蓝色撕裂线被标题栏(边缘浏览器)覆盖、使 读取和更改滑块值变得很困难。

尊敬的 Frank：

下图是什么？

它是双面2oz PCB、具有数字 GND 顶部/底部、通过0R 铜区隔离高压接地。 多层 PCB 通常会有未来过孔问题、即使一定会发生2oz 翘曲、也无法承受高表面温度。 请注意、许多 TI 4层 Launch Pad 都存在一定程度的翘曲、因此我担心会增加成本而选择使用其他对抗措施。 例如,通过放置连接顶部到底部区域周围洪水填充组件的热能接地,KiCad 具有令人惊叹的区域优先级控制。  

我真的不清楚4层 PCB 与 HSOIC 封装有何关系、因为散热焊盘和过孔应与任何中间层隔离。 当然、上面的图形不是 cm^2、这将是巨大的平方英寸、大多数 PCB 都没有这种自由空间。 注意图10-1所示为散热焊盘的覆铜面积较小、仅此而已。 例如、30cm 等于11.8"的铜。 看似30mm^2等于1.81"的铜更可信。  

我使用实际元件值修改了 BROKEN TINA 分析、经过38分钟的瞬态分析后、48V 输入电源块仅降压至18.5V。 但是、即使是该分析模型也没有计算散热焊盘功耗。 分析模型图形显示的是秒、但由于一些奇怪的原因、它更像是分钟。 该模型使用加密的 LMR 芯片定制器件、可在四核 Intel CPU 2.8GHz 上永远运行。 奇怪的是、Tina 模型针对2.5A 峰值仅显示2A 二极管、因此3A 似乎更加合理。 60V 二极管的效率应高于100V、因为正向 VD 通常小于60V、同样、良好的 MOV 应轻松阻止大于56V 的瞬变。 大多数肖特基二极管具有绝对最大阻断电压、在数据表中从未显示为峰值阻断电压。

webench.ti.com/.../19

任何 PCB 制造商都不建议这么做、因为层键合剂的膨胀速度比层铜翘曲层下慢。 另一方面、将铝翅片散热器封装到散热焊盘外形周围的铜底面铜岛上、是一种出色的热控制设计技术、能够使 LMR 散热远离其他器件。 问题是、AL 散热器的平方厘米大小似乎确实有多大、这是非常奇怪的、下一步 LMR 设计应该反转散热焊盘顶部、以便向上隔离散热。

尊敬的 Frank：

 上面的图22你从未回答我关于厘米与毫米的问题。 总 Pd 仅为3.2瓦+24V 2.5A 线性输出电流、并非平均电流。 然而、 LMR 驱动器为3个下游降压转换器提供通过85µF 输出储能电容器汲取的平均电流。 即使 需要至少10cm^2的铜、这对于仅3.2W 的 Pd 而言也是一个巨大的面积。 它与散热板的耗散功率甚至10瓦不同。 假设 theta 电阻焊盘用以金属箔34°C/W 的曲线图假设、NFET 结将靠近109°C。 那么10cm^sq (10x10=100cm 箔片面积) 39.37"的箔片为3.2瓦、真的吗？ 该图似乎适用于其他器件、而不是 LMR 具有绝对最大150°C。 LMR 的效率不能达到94%、无法产生这种结热、浪费能源！

LMR 数据表显示了金属焊盘到铜 PCB 区域 RθJB Ω 结至电路板热阻25.5 °C/W。 热传递热阻过高、例如 NFET 基板+环氧树脂+金属焊盘到 PCB 铜。 例如、我们在 TO220 NFETS 上使用一个额定电阻为16W/°C 的硅散热焊盘、可以在175°C 下运行。 因此、我很难相信25.5°C/W 热阻热传递所需的45cm^2箔。  

RθJC (bot)结至外壳(底部)热阻3.8 °C/W 更有可能是散热焊盘电阻、不是该情况。

您好、先生！

我将介绍您的意见、并在下周了解最新情况。

科林

一些问题是 TJA 和 RθJC (bot) 数据表封装设计假定在2D 空间中、顶视图位于前面、底部在3D CAD 空间中。 对 LM317KCS 封装的看法是、3D 器件的2D 模型非常令人困惑。 TO220不会将底部凸片安装到 PCB 上、而顶部=正面、底部=背面。 需要注意描述 SMT 散热焊盘和垂直放置组件的2D 或3D CAD 空间是3D 的、而不是2D CAD 视图、接受封装。 当涉及底部金属板环氧树脂基板时、封装支腿始终具有非常高的热阻、将主 TJA 传送到铜箔或环境空气。

LM317KCS：

RθJC (顶部)结至外壳(2D 顶部)热阻43.2 (3D 正面) 15.9°C/W

RθJC (bot)结至外壳(底部2d)热阻(后视3D) nA 0.1 °C/W

jiaxin sun 说：

LMR 数据表显示 RθJB 穿过金属焊盘到铜 PCB 面积的结到电路板热阻25.5 °C/W

e2e.ti.com/.../WB_5F00_LMR16030S_5F00_OperatingValues_5F00_760KHz.csv

因此、94%的 LMR 降压效率输入从48V 下降到24V 时、对于2.5A 负载产生极小的 IR、Pd = 3.2瓦。 也许小数点位于错误的位置  RθJB 结至电路板热阻？ 对于额定电流为3A 的器件来说、这是一种糟糕的热阻、可声称具有90%的高效率。   

Unknown 说：

您可以参考 以下链接： https://www.ti.com/lit/an/spra953c/spra953c.pdf?ts =1708306922270

除非是 TI 工程师实验室、否则没有人具备这种测试设置。 同样、 RθJC (bot)结至外壳(2d 底部)热阻(3d 背向) nA 0.1 °C/W 更现实地认为 、TO220金属制表符热接触电阻、而不是结至外壳。 否则、 通过简单的数学计算、结会超过°C、且功耗只有几瓦。 LM317上的 TINA 分析功率探头似乎同意 ѱJB μ W 值 LMR 数据表在冷板实验之外并不常见、因为结 到电路板包括外壳中嵌入的热金属板。

还发现了 LMR16030sdda_trans.olb Cadence 模型、其瓦特探针放在 Spice 块内、但该模型确实会产生热图。 奇怪的是、在小于3A 的负载下、脉冲峰值似乎向上推动100瓦。 输入和负载电流绘制为负图形值、远高于 Webench CSV 文件中列出的3.35瓦特。  

如果器件封装也会耗散 TJA (42°C)、则峰值永远不会达到100瓦。 分析 似乎错误地持续了100瓦的峰值、即使与铜箔直接接触、最终也会烧毁 FR4 PCB。  运行 PSpice 仿真的一个目的还在于确定需要多少箔片来耗散 TJA 峰值功率。

奇怪的是、移除仿真探头后、尽管宏中存在电流和瓦特探头、但无法将它们添加到绘制的图形中。 添加到 Tina LMC317KCS 电路中的类似探针对输入到输出功率进行了出色的直流分析。 奇怪的是、放置在 Tina LMR 宏上的相同探头不会产生直流分析输入或输出负载。

350µs 中的节奏稳定状态 LMR16030未产生峰值功率。 添加图时、峰值电压、电流和功率实际上在4.5ms 内未在输出图迹线属性中选择。 我将修改后的无源器件值原理图从瞬态复制到稳态分析、并更新了网表、在两个仿真中保持不变、缓存没有变化。

尽管稳态图确实生成了4个图、但仍会对正在发生的情况感到疑惑。 此外、从原理图中删除 SS 引脚电容器似乎没有关系、LMR 宏 SS = 1仍需要4.5ms 才能达到全电压电流负载。   

负载仅为2.5A、将24V 输出调节为 FB 环路、以产生最大60瓦的功率。

 LM317KCS 数据表是 TI 器件、C 出错。 总之、当在图的末尾进行放大后、LMR16030S 稳态 Spice 模型的峰值电压超过27V OUT。 对于48V 输入、Webench PSpice FB 环路感应电阻器将保持大约23.99V 的输出电压。 这是否可能是瞬态分析误差？