This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM25148:典型应用电路的顽固不稳定性

Guru**** 2391005 points
Other Parts Discussed in Thread: LM25148, INA280

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1328061/lm25148-stubborn-instability-of-typical-application-circuit

器件型号:LM25148
主题中讨论的其他器件: INA280

我正在开发基于 LM25148的电源转换器。 我的第一个设计不稳定、无法诊断问题、因此我备份了数据表中的2号典型设计。 我使用几乎相同的部分重新创建了设计、并从 LM25149EVM 紧密复制了布局。 请参阅下面的原理图:

我在参考设计中所做的唯一更改是将输出电压从5V 增加到12.8V。 我相应地增加了输出电容器的额定电压。 INA280应测量电感器电流以进行故障排除、但由于带宽和饱和限制、该器件可能是一个不好的选择。  

当负载超过~3.5A 时、我开始看到不一致的开关、如下面的示波器屏幕截图所示。 蓝色迹线表示 SW 节点、绿色迹线表示 Vout。  

较长的脉冲后跟较短的脉冲(较小的脉冲宽度看起来就像最短导通时间)。  

此行为取决于负载、并在负载增加和减少时表现出一定的迟滞。 更具体地说、不稳定将在一定的负载增加时开始、并且在负载降至问题开始时低于消耗时仍然存在。  

我已使用 TI 设计计算器检查我的设计、我应该有超过78度的足够相位裕度和-18dB 的增益裕度。 我已采取以下步骤来解决我的问题:

1.为 ISNS+和 Vout 引脚添加滤波器、如 EVM 中所用

2.调整我的薪酬网络,以解决整体转换功能分析中的误差  

3、购买并测试 TI 生产的 EVM、排除测试设备的问题

TI 的 EVM 似乎工作正常、排除了测试设备的故障、尽管总是存在边缘情况。 我已采取其他步骤对设备进行故障排除、例如各种筛选器和配置调整、但这些更改没有帮助、并且我没有很好地记录这些更改。  

我感觉自己有点失落、因为我无法明白 EVM 为什么起作用、但我的设计却无法起作用。 如果需要、我可以提供布局文件和任何其他示波器截图。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Liam 您好、

    您能否填写详细说明您的规格的设计计算器、以便我根据计算器结果检查您的原理图。

    谢谢。

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    David、您好、请找到随附的内容。 肯定有一个细微差别我失踪了。 另外值得注意的是、我之前想在查看 TI 文献 SLUP 384章节 VI 后解决了这个问题、但调整我的补偿网络 dd 似乎没有改变我观察到的行为。  

     e2e.ti.com/.../LM25148_5F00_LiamCRaig_5F00_forumcopy.xlsm

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Liam、

    您能将 Lbuck 更改为6.2uH 并重试吗、我认为这可能会有所帮助。

    希望这对您有所帮助。

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你的建议大卫。 我手头没有正确尺寸的6.2uH 电感器、因此我尝试了5.6uH 和8.2uH。 在较低的负载电流下会发生并且实际发生同样的行为。 您是否出于电感器纹波计算而提出了此建议? 我还发现参考设计中的电感值有点小可疑、但我想从已知可正常工作的设计开始。 不幸的是,这并没有那么简单。  

    我还应该说、我已经用表现出类似行为的不同电源路径组件构建了第二个设计。 我现在就把它从这个对话中留出来,因为我认为这是另一种蠕虫。 但我们有额外的硬件来进行比较。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    可能还有其他提示、请参阅此 SW 节点(蓝色)和 LO 驱动器信号(粉色)的示波器快照。 这是低于不一致 SW 行为的负载电流。 SW 节点高电平看起来保持一致、但 LO 驱动器似乎是交替的。

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Liam 您好、

    这是一个峰值电流模式器件、我之所以选用 Lbuck、是因为电感器的选择对于电流环路避免次谐波振荡非常重要。  最新的波形很有趣、其中显示 LS 栅极驱动器关闭的电流与过零检测电路切断的情况类似。  此时开关节点看起来稳定。    您可以帮我一个忙、将 PFM 切换到 VDDA 并拉至 GND 以运行 FPWM、那么一切都稳定吗?

    谢谢。

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 David。  

    首先、感谢您的帮助和耐心等待。 我花了一点时间来实施这项工作并进行新的测量。  

    坏消息:短脉冲仍然存在、现在在大脉冲之后总会有两个短脉冲。 请参见下方的。 从上到下的波形是 SW、LO 和 Vout。

    优秀的? 新闻:这种行为现在至少是一致的。 整个负载范围(0-5A)内的波形如下图所示。  

    如果确实有用,请参考我的原理图以了解测试点(TP*)的位置。 我可以非常轻松地测量这些点、并为您提供波形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Liam、

    好的、这种情况指向稳定性问题。    最坏情况的影响、那么让我们检查一下您的布局。  您能否告诉我您是否遵循了此概念布局?  这一概念适合于类似的部分、但方法完全相同。

    注释

    靠近 HS/LS FET 且具有紧密环路的输入电容器。

    HS 栅极驱动器的差分布线。

    差分 LS 栅极驱动、但如果内部布局上有一个 GND 平面、则其默认差分...

    CS 返回 IC 的差分路由。

    VCC、Cboot 接近 IC。

    模拟 GND 将单点拼接回器件 DAP、在这里它满足电源 GND。

    希望这对您有所帮助。

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 David、我绝对遵循了其中的大多数做法、但我 没有将模拟接地分离开来。 将模拟接地与接地平面的其余部分分割开来是可能的、但这会占用我大量的时间。 我将使用解剖刀和显微镜来完成它。

    根据您的位置、我假设您即将退出、因此我可能无法在一天结束前完成修改。 每当您回到该主题、我都会将详细结果带回该主题进行讨论。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Liam、

    期待更新。

    谢谢

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大卫、你好!  

    我设法改进了接地方案、但无法在 DAP 进行单次连接。 我连接了附近的平面、但没有看到改进的行为。 我担心这种接地可能仍然是一个问题。

    我确实得到了一些有趣的示波器截图、第一张截图显示了 Vout 上存在(可能)次谐波振荡。 (蓝色 SW 绿色 Vout)

    上图 中的输出纹波具有多个频率、并且还显示了宽脉冲的变化。 在大多数负载条件下、只有一个纹波频率、如下所示。

    我不确定这是否更能说明噪音或不当补偿。  

    我认为目前没有办法避免新的布局。 我现在正在进行这项工作、并计划将我的变动的一些并排比较发布在这里。 对于您的布局建议、我只想澄清一件事。

    当您谈论栅极驱动器的差分布线时、我想紧密耦合栅极和源极对吧? 因此、对于高侧驱动器、我希望 HO 和 SW 在 LM25148与高 FET 之间紧密耦合、对于低侧驱动、我希望 LO 和接地在控制器与低 FET 之间紧密耦合。  SW 走线和 LO 是否应在空间上相互隔离? 我不确定 LO 驱动器和 SW 之间的 EM 耦合在这种情况下是好还是坏。  

    非常感谢、  

    利亚姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我已经仔细地重新阅读了数据表布局部分、其中回答了我的最后一个问题。 请尽管忽略该部分、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Liam 您好、

    我认为是您的布局导致了该问题。  我认为、更改布局并遵循建议可以解决您的问题。

    希望这对您有所帮助。

    大卫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不管怎样、这似乎是现在最好的改进。 感谢您的全力帮助、如果我在改进版布局方面遇到类似问题、我将关闭此主题并打开一个新主题。