[参考译文] UCC2818A-Q1：乘法器块功率限制

您好 Akshay、

感谢您提出有关 UCC2818A-Q1数据表中功率限制参数的问题。

我几年前就看到过这一参数,并想知道如何使用它,但从来没有机会跟进。  
你的问题迫使我进行进一步调查。   

基本上、该参数可用于 通过使用电阻器比率将控制器设计从一个 PFC 功率级别缩放到另一个功率级别、从而减少所涉及的数学运算。  
但如果没有支持公式以及有关如何应用它的详细信息、那么该参数基本上是无用的、您可以忽略它。  
PFC 设计通常不使用该系统即可完成。  

首先、它不是乘法器块内部耗散的限制、而是 PFC 设计功率限制的比例因数。   
对于给定的测试条件(IAC = 150uA、VFF = 1.4V、VAOUT = 5V)、Imout x VFF = 420uW 的乘积。

在 UCC2818A-Q1中、Iq 不能超过2倍 Iac、当 IAC = 150uA 时、Iq </= 300uA 最大值。  对于 VFF = 1.4V、300uA x 1.4V = 420uW。
该值为负、因为 Imout 电流流出 Mout 引脚、该引脚被定义为负(流入引脚的电流为正)。  
因此实际值为-300uA x 1.4V =-420uW。   让我们将此参数命名为 KPL (功率限制因数)。

在正常设计过程中、PFC 功率限制由其他设计公式确定、不使用-420uW 参数、因此属于多余的规格。
但其他方程可用于推测其原始意图。  

UCC2818A-Q1使得 PFC 被设计成在最低 RMS 输入电压和最大输出负载时限制最大输入功率(引脚(LIMIT))。  在稳态运行时、无论输出端发生多大的过载、都不能超过引脚(LIMIT)。  (注意：瞬态条件下可能会短暂超出此限值。)

带有电压前馈(VFF)的电压环路误差放大器输出(+1V 的偏移)与输出功率成正比、因此 VAOUT = 5V 表示100% Pout。  

在设计中、在等式(11)中由 Rvff 设置的最小 Vrms 输入电压(例如85Vrms)下、VFF 引脚电压目标为1.4V。   RiAC 由 UCC2818A-Q1数据表第13页的第二段到最后一段中确定。  这样、输入电压为85Vrms 时、IAC 的电流消耗便约为150uA。

在这些条件下的全功率条件下、Imout = 150uA *(5V - 1V)/(1.4)^2 = 300uA (每个公式(10))。   
对于100% Pout = 250W 的设计示例、假设效率大于90%且 PF > 0.99、IAC 输入= 278W/85V/0.99 = 3.30Arms、因此 Iin_pk = 4.672Apk。
这是全功率低线路峰值时的平均电感器电流(忽略纹波电流)。
电流检测电阻 Rs 将此峰值缩放到电压 Vrsense。  Imout 通过 Rmout 产生匹配电压、电流环路用于形成平均电感器电流、以在线路周期中跟随 Mout 基准电流。  在低压线峰值，Iin_pk*Rs = Imout*Rmout，按方程式(16)。   

因此，Iout (max)=(Rs/Rmout)* Iin_pk，Iin_pk =((poutmax/eff)/Vrmsmin)* 1.414。
而 Vf=1.4V、输入电压=85Vrms、基于1.4V = 85Vrm*(0.9*Rvff)/(2*Riac)(等式(11)的重新排列)。

由于 KPL = Imout*VFF，替换显示 KPL =[(Rs/Rmout)*((Poutmax/eff)/Vrmsmin)*1.414]*[Vrmsmin *(0.9/2)*Rvff/Riac)]。
求解 引脚限制得到： (POUT/eff)= KPL *(Rmout/Rs)*(Riac/Rvff)*(1.414/0.9)。
代入数据表设计示例中的值、 对于250W 标称 PFC 设计、引脚(LIMIT)= 420uW *(4000/0.25)*(766k/30k)* 1.57 = 269W 输入限制。  

因此、使用上面的引脚限制公式、在 KPL = 420uW 的情况下、在完成一项设计的情况下、可以将(Rmout/Rs)和(Riac/Rvff)比率快速缩放到其他功率级别和输入电压范围。   
但是... 由于不同的功率等级和电压需要不同的电感器、电容器和半导体额定值、因此 KPL 因素的用处非常有限、因此我认为它忽略了支持性设计公式。  我个人认为、为了避免混淆、应该将其从电气特性表中删除。  

此致、
乌尔里希  

您好 Akshay、  

我发现,还有一点更多的故事。  

图12 (在 UCC2818A-Q1数据表第20页)是(VFF x Imout)的图、EC 表中的420uW 参数表示最上曲线上的一个数据点。

基本上、这条曲线表明、随着 VFF 在最小值和最大值之间(低压线路到高压线路)变化、对于任何给定的 VAOUT 电平(输出功率电平)、功率限制都保持相对恒定。  由于 等式(10)分母中的 VFF^2、随着 IAC 和 VFF 上升(当 Vrms 输入上升时)、Imout 电流下降以进行补偿。  

较低的 VAOUT 值会导致较低的功率限值。  因此、如果 VAOUT 被外部电路钳位到较低的电压(对于某些特殊应用)、则最大功率限制也会降低。  

除了在 VAOUT = 5V 曲线上指示测试点外、我没有看到任何其他针对"KPL"系数的用途。  

此致、
乌尔里希