请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS650864 主题中讨论的其他器件：CSD87381P、 TIDA-01393、
亲爱的朋友们、
发现3个控制信号(GPO1/3/4)与正常信号不同。 通常、它们始终保持1V。
汤米.
亲爱的朋友们、
发现3个控制信号(GPO1/3/4)与正常信号不同。 通常、它们始终保持1V。
汤米.
尊敬的 Tommy：
查看数据表中的表8-6、可以看到默认情况下 GPO2配置为低电平状态。 对于配置为开漏的引脚、需要一个上拉电阻器来达到所需的高电压电平。 这是否解释了您所观察到的内容？
此致、
马特
尊敬的 Tommy：
请确保您查看的是 TI.com 上的 图8-11 在 数据表 感谢我在下面的评论。
自第4页：
从第5页：
自第6页：
请使用支持性服务 图8-11 在 数据表。 注意、 图8-11 有一个错误- LDOA1应在达到 BUCK4电源正常后斜升。 这是唯一需要记住的校正 图8-11 。 所有其他电源轨应显示正确的顺序。
为了弄清 BUCK4出现问题的原因、请仔细检查是否满足 TPS65086x 原理图和布局检查清单(修订版 A)。
此致、
詹姆斯
尊敬的 Tommy：
来自幻灯片5：
自幻灯片6：
来自幻灯片7：
来自幻灯片8：
自幻灯片9：
您能够以 PDF 格式共享完整原理图吗？ 如果您需要私下共享该文件、我可以设置一个私人消息空间。
此致、
詹姆斯
尊敬的 Tommy：
我对于原理图仅有几条注释：
此致、
詹姆斯
添加两点。
4. 以下哪种组合将具有正常的 Buck6电压？
a. R388为2.37k Ω、L22为0.22uH
b. R388至少为4.5k、L22为0.22uH
C. R388为2.37k Ω、L22为2.2uH
d. R388 至少为4.5k、L22为2.2uH
5. Buck1和2是否正常？
汤米
尊敬的 Tommy：
BUCK6的输出电压控制 在 R98[7：1]中。
对于 RDSON、我将使用 CSD87381P 数据表中的最大值、 8.4mΩ
输入电压为12V
输出电压为1.8V
ILIM 是您希望达到的目标电流限制、
IRIPPLE 是给定 VOUT 的最小峰峰值电感器纹波电流。
对于 ILIMREF、您可以使用50uA 的典型值
Lmax 是最大预期电感、因此如果您的电感器具有容差窗口、我会使用频谱的较高端(电感值稍大)。 您还可以决定温度是否有任何影响。
降压控制器的 Fsw 通常为1MHz、但我会在此基础上增加一些裕度以获得最大 Fsw 值并使用1.2MHz。
要明确一点、这些公式可以帮助优化 RILIM 电阻器、但如果您仅使用小负载电流进行测试、则可能只需要尝试使用5k 或7k 电阻器、以查看低电阻是否是导致问题的原因。
此外、交换到更高的电感器也值得检查。 我通常在这个电压轨上看到至少0.47uH、因此您可以尝试0.47uH 到2.2uH 之间的任何值、来查看这是否有用。
此致、
詹姆斯
尊敬的 James：
那么、RDSON 是否不想阅读以下内容？
是否可以、请详细复查我们的原理图？ 包括 RLC 值。 我将同时更新到 E2E。
更改组件：R388、L22、C690、C695、C696、 C732、C734、C792
添加组件：C2200至 C2208
e2e.ti.com/.../AUV6-FPGA_5F00_20240301_5F00_0A_5F00_TI.pdf
汤米
尊敬的 James：
1. 抱歉、我没有捕获 C694的位置。 以下相关位置供您参考。 我们应该将 C694靠近 PMIC 吗？ 它在同一层。
2. 你在下面这张图片中的白色方框里是什么意思?
应该是设置已消失。 正确的建议如下
尊敬的 James：
是否可以首先在我们的当前设计中保持 R381和 R382、因为这存在保留电阻器位置、然后可能可将 R382替换为0 Ω 和不安装 R381以实现输出电容器正极侧的 FB 引脚。 相同的 Buck6。 
汤米
尊敬的 James：
对于 CSD87381P、粉色帧中有9个穿孔、其中2个在 PGND 上、另7个在 PGND 周围、对吗？ 如果我们有一个带有 layer1到 layer2 (GND)的过孔、我们是否可以在不钻孔的情况下实现该目的？ "你想做什么?"
2.对于 TPS6508641RSKR、请为以下文件提供一些建议。
e2e.ti.com/.../AUV6-PMIC-layout-check_5F00_20240304_5F00_0B.xlsx
汤米
尊敬的 Tommy：
应该是该设置已消失。 正确答案如下[/引号]感谢您澄清这些关于布局的最初注意事项、我认为 VTT 输出的新浇注现在看起来不错。
在我们当前的设计中，由于保留了电阻器位置，因此可以先保留 R381和 R382，然后可能可以用0欧姆替换 R382，而不安装 R381以实现输出电容器正极侧的 FB 引脚。 同一 Buck6。是的、您可以用0 Ω 电阻器替换 R382并移除 R381。
您能不能帮助我仔细检查版式列表是否符合您的要求？
- 对于 FBGND2、如果可能、我建议将布线布置到输出电容器的 GND 侧、以提高调节精度。
- 输入电容器 GND 应尽可能靠近 FET GND、以保持较小的电源环路。 您目前拥有的东西应该没有问题。
对于 CSD87381P，粉色框中有9个穿孔，其中2个在 PGND 上，另外7个在 PGND 周围，对吗？ 如果我们有一个带有 layer1到 layer2 (GND)的过孔、我们是否可以在不钻孔的情况下实现该目的？ 我们必须要做这么多的战斗吗?我不确定您所说的这个问题是什么意思。 添加一组散热过孔有助于将热能量消散到 PCB 的 GND 平面中、因此我建议添加这些过孔、如布局指南所示。 有关更多信息、我会另行发布有关 CSD87381P 的文章、因为我对这个特定的 FET 不太熟悉。
对于 TPS6508641RSKR，请对以下文件提供一些建议。
- 对于#4：您拥有的 FB 迹线应该没有问题。 例如、在以负载点为目标时使用更长的 FB 布线是很正常的。
- 对于#7：您当前拥有的路由应该起作用。 您可以按照布局建议来优化驱动程序环路，但这种改进可能不值得重新设计布线。
为了进行进一步调试、我仍然希望在带有电源轨的示波器上捕获完整的电源序列、并对齐以显示时序。 在另一个线程中、我捕获了 TPS6508641上电序列。 我将粘贴下面的结果。 这是您在上电期间应该寻找的行为。
此致、
詹姆斯
[/quote]
