This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1298639/tps51200-power-management-forum
尊敬的专家：
我 使用 TINA-TI 平均 Spice 模型(SLUM151)仿真 DDR3设计的波特 图、我设置的条件与数据表中图25（DDR3设计示例波特图)中描述的条件相同。 但是、数据表中显示的波特图与仿真结果之间存在很大差异。
您能详细说明一下这种区别吗？
此致、
尊敬的 Yang：
很遗憾、我想我们没有为您提供快速答案。 该设备是几年前开发的、因此最初创建该仿真模型的人员无法再对其进行调查。
不过、这些较旧的线程可能会有所帮助、因为它们与您的问题非常相似：
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1170845/tps51200-refout-simulation-model-and-capacitance/4408705
https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/85759/bode-plot-of-tps51200
马特
