[参考译文] TPS61023DRLR (观察到输出为3.8V、而非5V)

以上电路的观察。

安装在3个通用 PCB 中的电路上方。  下面是观察。

PCB 1和 PCB 2：所有阻抗都是正确的；在上电之前。 上电后观察到引脚4和引脚5短接、引脚4和引脚3短接。

PCB 3： 在上电之前，所有阻抗都是正确的。  上电后观察到输出端为5V、并且观察到  引脚4和引脚5短接、引脚4和引脚3短接后。

请告诉我、我们如何解决该问题。  

尊敬的 Suhan：

关于原理图：

前馈电容器 C623  比我们以前所做的任何设计都大得多。  我们建议在进行设计之前计算环路稳定性。 根据我的经验法则、   对于您的工作条件、电容不应超过10pF。

SLVC803计算工具| TI.com

万用表在通电时无法正确测量阻抗、因此我很想知道您是如何 在上电时测量阻抗的。 如果您想 调试器件、请给我 Vin、Vout、SW 引脚、电感器电流 IL 的波形。

此致、

特拉维斯

尊敬的 Suhan：

1.大多数电源在输出未开路时都具有输出放电功能、 这样万用表就能检测到升压输入短路情况。  在测量阻抗时、请确认您是否已物理断开电源和负载(关闭电源还不够)。

2.如果电源和电子负载正确断开且短路仍然存在,则下部开关 损坏(很可能是由不良布局引起的)。  您可以发送 您的布局以便我可以对其进行检查。

如果您想切换到另一个器件、我们建议使用 TPS61033。

此致、

特拉维斯

在测试过程中、我们未连接任何负载。 是否建议将最小负载连接到输出端？

已添加布局文件。

尊敬的 Suhan：

建议    在测试期间以物理方式断开电源(关闭电源是不够的)。

关于布局：

我无法看到您是如何连接 GND 平面的。 但很显然、输出电容器(对于升压器件至关重要)的接线并不仔细。 布局示例旨在减少 输出电源路径的寄生电感, 因此不建议在 输出去耦路径上使用任何过孔或长路径:

输出路径上的寄生电感会 在 SW 引脚上引起更大的电压尖峰并影响可靠性。

以了解布局的更多详细信息。

https://www.ti.com/lit/an/slvaes4/slvaes4.pdf?ts = 1692772366311&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTPS61022

此外、您的布局为什么会进行镜像。

此致、

特拉维斯

建议    在测试期间以物理方式断开电源(关闭电源是不够的)。

您可以详细说明 上述问题吗？

由于多个客户在实际 PCB 中也报告了相同的问题；我对使用 tps61023drlr 器件感到非常不高兴。

我们又确定了一个新器件(TPS61033DRLR )并为 TPS61033DRLR 和 TPS61033制作了兼容设计 3 影响。

随附原理图。 您可以回顾这些内容并让我知道您的反馈。

升压稳压器部分 ：TPS61033DRLR / TPS610333DRLR

电感器部分 : XGL4020-471MEC

电源输入电压 ：2.7V 至4.2V

输出电压 ：5V

输出电流 ：最大1A

尊敬的 Suhan：

关于测试：

关于其他客户：

这些问题以及低侧开关损坏是 由不良布局产生的典型问题。  他们 完全未经训练的 PCB 布局不太可能与任何 IC 配合使用。

关于 TPS61033：

1. 不需要 R1328、R1263

对于 TPS61033、可以将 FB 连接到 Vout 以节省分压器

对于 TPS610333、此器件仅支持5V 固定输出。 您需要将 FB 连接到 Vout。

4.所有升压器件都存在布局问题、还请使用 TPS61033系列优化布局

此致、

特拉维斯