• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 17 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1H000-Q1：用于设置延迟引脚 tdl2的最小电容

admin
Guru**** 1180580 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1295910/tps1h000-q1-the-minimum-capacitance-for-set-tdl2-for-delay-pin

器件型号：TPS1H000-Q1

大家好、

根据数据表、在这三种模式中、只有锁存具有关断状态、延迟至少为 TCL+tdl1+tdl2=

180us+500us+tdl2 (Cdelay)、可以设置以缩短 tdl2时间的 Cdelay 最小电容值是多少？

 

此致！

插孔

  • 0
    TI__Guru**** 1180580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    我们的团队目前正在感恩节假期。 请期待响应出现延迟。  

  • 0
    TI__Guru**** 1180580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Praveen：

    我的客户希望降低 tdl2、因此他们尝试使用 10pF 的小电容、然后计算 tdl2≈3.2us。 他们想知道这种设计是否可行、是否存在任何风险？  

    此致！

    插孔

  • 0
    TI__Guru**** 1180580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    这种设置是可以接受的。 大多数延迟将是通过内部延迟时序实现的。

    谢谢。

    什雷亚斯