[参考译文] TLC6983：TLC6983、TLC6984、LP5890、LP5891：SCLK 时序要求

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1280695/tlc6983-tlc6983-tlc6984-lp5890-lp5891-sclk-timing-requirements

对于 TLC6983、TLC6984、LP5890、LP5891、SCLK 时序要求如下：

TLC6983, TLC6984:

f.cycle.max = 25 [Mhz] --> T.cycle.min = 40 [ns] 

T.high.min = 18 [ns]
T.low .min = 18 [ns]

LP5890, LP5891:

f.cycle.max = 50 [Mhz] --> T.cycle.min = 20 [ns] 

T.high.min = 09 [ns]
T.low .min = 09 [ns]

提供的这些值显著要求 T.cycle.min 处的占空比阈值为5%：

T.high.min = 0.45 • T.cycle.min
T.low .min = 0.45 • T.cycle.min

Thus:

DutyCycle ( @ T.cycle = T.cycle.min ) = 50 ± 5%

T.high.min 和 T.low.min 被写入静态值；然而、我想确认这一点。

是所有 T.cycle 的 T.high.min 和 T.low.min 静态值、还是它们动态依赖于 T.cycle (数据表中未指示此情况)？

例如、对于生成的 SCLK：

f.cycle = 08 [MHz] --> T.cycle = 125 [ns] ≥ 40 [ns]
dutyCycle = (50 ± 10) [%]

Thus:

T.high.min = T.cycle • 0.4 = 50 [ns] ≥ 18 [ns]
T.low .min = T.cycle • 0.4 = 50 [ns] ≥ 18 [ns]

这样的时钟可以轻松满足所有数据表标准、但实际允许占空比在50%之间发生显著变化、尤其是  TLC  驱动器、它们在双边沿传输上运行(与在上升边沿传输上运行的 LP 驱动器不同)。