• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 60 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS650864：针对 Xilinx MPSoC XCZU5EV-1SFVC784I、使用 TPS650864进行电源部分的原理图验证

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1288113/tps650864-schematic-verification-of-power-section-using-tps650864-for-xilinx-mpsocs-xczu5ev-1sfvc784i

器件型号：TPS650864

尊敬的团队：

我们将 TPS650860连接到电路板上、 原理图检查清单 和 原理图  的说明 、此部分以 pdf 格式 表示、用于 Xilinx MPSoC XCZU5EV-1SFVC784I。

您能否查看 PWR 部分并确认 FPGA 的默认电源时序(不对 PWR 模块进行编程)

e2e.ti.com/.../5734.TPS650860-Schematic-Checklist_2C00_-Layout-Checklist.xlsx

e2e.ti.com/.../Zynq_5F00_MPSoC_5F00_PWR_5F00_Section.pdf

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Muddasani：

    我将在下周早些时候查看原理图并提供反馈(目标是美国中部时间星期一的工作日结束)。

    此致、

    詹姆斯

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Muddasani：

    以下是我对原理图的反馈、否则引脚连接正常：

    • 确保 CLK 和 DATA 的上拉电阻为3.3V 或1.8V (可能位于我漏掉的不同页面)
    • 对于 TPS6508641、所有 GPOx 输出都被编程为开漏、因此请确保包含3.3V 或1.8V 的上拉电阻器  
    • GPO3连接到 BUCK4的 PGOOD、但也连接到 CTL1、因此两个信号都必须为高电平才能使 GPO3激活
    •  只要不超过最大电流、为 PS_DDR_PLL_1V8和 PS_MGTRAVTT 供电的 LDOA1就应该正常(LDOA1由具有100mA 最大电流的内部 LDO5V 供电)

    此致、

    詹姆斯