请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS745-Q1 主题中讨论的其他器件：TPS745、
大家好、
您能帮助我确认当 TPS745上的 ENABLE 引脚为低电平时 PG 引脚的状态是什么吗？ 应用使能之前它是高阻态、还是只要 Vin 有电压、它仍然是低电平？ 当 ENABLE 引脚保持低电平时、它是否会根据 Vin 是否存在而变化？
谢谢。
本
您好、Ben、
PG 取决于 VOUT 处于的电压电平。 如果器件被禁用、PG 将保持高阻抗。
此致！
朱利耶特
尊敬的 Juliette：
我认为当输出电压有效/良好时、PG 输出应该会变为高阻态、因为此时上拉电阻器会提供高电平信号来启用下游器件。 当它不好时、它应该拉低。
您的描述表明它会呈现高阻态并允许来自上拉电阻器的电压、就像即使器件未启用、输出电压也很好一样-正确吗？
我认为您针对 PG 行为展示的延迟时序与此处无关。
要以不同的方式说明问题、内部 PG 比较器的该 Vref 输入是否即使在 ENABLE 引脚被拉至低电平时也保持有效？ 如果比较器的 Vref 输入仍然存在、则应根据 OUT 引脚上的电压不符合阈值、使 PG 引脚保持拉低状态、即使未通过 EN 引脚启用该器件也是如此： 
谢谢。
本