[参考译文] TPS51116-TPS51116-1.8A EP 高频运行

对于生成1.35V 的反馈电阻器、我需要注意的一点是：

我的高侧电阻器电流值为6.04k Ω、低侧电阻器电流值为7.5k Ω。 我见过的其他一些原理图(包括在数据表中)这些值是10倍、因此低侧电阻为75k Ω 和60.4k Ω。

由于 DCAP 模式依靠一定数量的纹波来确定导通和关断时间、这是否可能会引发我目前遇到的问题？

Timothy、您好！

您能否分享您的原理图和布局以供参考？

您可以尝试按照您提到的方法提高电阻器值、但在 EVM 原理图中、使用的电阻器均为4.75k、因此我不认为您在设计中使用的值是不合理的。

此致、

詹姆斯

我正在尝试了解能否根据公司的 IP 策略共享原理图/布局以供参考。

James：

我查看我的艺术品、发现我们 PWB 设计人员的笔记因将散热焊盘连接到封装下方的 PGND 而缺失。 您知道如果 PGND 连接到器件正下方的散热焊盘会发生什么情况吗？ 我想知道我的布局是否存在噪声问题。

评估板将此引脚连接到 GND 平面的其余部分以及内部层上部件下方的散热焊盘。

Timothy、您好！

数据表中有一个部分介绍了布局注意事项、说明如果我正确理解、请勿将 PGND 直接连接到器件下方的散热焊盘。 考虑到这是一种粗体声明、我要确保 PGND 连接到内部 GND 层、而不是 IC 下的散热焊盘。 根据您分享的示波器捕获、这可能是与噪声相关的问题。 在器件完全失效之前、开关波形中似乎有一些轻微的正反馈。

如果我可以使用我们的 EVM 获得1.8A 操作示波器屏幕截图、我将在此处分享、但我会首先解决 PGND 问题。

此致、

詹姆斯

您好、James：

同意不应将 PGND 引脚连接到器件下方的散热焊盘。 我最初给我们负责实现此应用的 PWB 设计人员做了说明、但在发布电路板后、看起来就像没有遵循将 PGND 与散热焊盘分离的做法。

我将尝试进行一些测试、以便将 PGND 与散热焊盘隔离、并将其直接连接到低侧 FET 源极引脚(因为该设计使用了 RDS_ON 感测功能)。 或许这可以清除该问题。 持续关注、

Timothy、您好！

听起来不错、请让我知道您找到了什么。

此致、

詹姆斯

您好、James：

我最终将 PGND 引脚与散热焊盘隔离、但我仍然看到这个问题、输出关断为1.8A。

我的问题与 GND 引脚有关。 该引脚在设计中应如何布局。 在评估电路板中、它直接连接到器件下方的散热焊盘、但理论上该区域不应有电流流动。

GND 引脚确实连接到第1层上的这个散热焊盘、但它可能与较高的电流噪声隔离、也可能未与之隔离。 我不确定是不是这导致了问题。 我正在尝试执行测试来隔离 GND 引脚、看看是否仍然发生关断。

不过还有其他想法吗？

Timothy、您好！

需要注意的其他几点：

• 您的电感器的电感值和饱和电流是多少？
• 您的 RC 缓冲器的值是多少？ 建议布局为3欧姆和1nF、因此我只想确认这些值。

GND 引脚应连接到 VTT LDO 输出电容器的负端子。 在 EVM 上、这是通过 IC 焊盘正下方的4个过孔来实现的。 这些过孔将 VTT LDO 输出电容器负端子和 GND 引脚连接到下一个 GND 层。 在这个检测中、GND 引脚应该被连接至一个大型、稳定的 GND 基准。

我可以检查 EVM 行为、并让您知道我在1.8A 时发现的情况、如前所述。 我应该在周三之前展示一些数据。

此致、

詹姆斯

电感为2.2uH、饱和电流为12A。

设计中使用了 RC 缓冲器、但未组装。 我可以尝试安装它们、但在看起来非常干净的开关节点上看不到太多振铃。 我拥有的值是3.01欧姆和1nF。 我可以尝试安装它们、看看是否有帮助。

需要注意的还有一点：当我用手指在 GND 引脚上进行探测时、输出将关闭。 此测试会为该节点增加一些电容以了解它是敏感的、当我用长导线探测此引脚并用手指触摸导线时、输出将关断。 我像评估板一样将 GND 引脚直接连接到散热焊盘、但此引脚上可能有太多噪声而导致输出关断。

我可能会尝试提起 GND 引脚的引线并将其路由到噪声较小的地方、但我还是遵循了评估板如何连接 GND 引脚。

查看评估板后、似乎只有4个过孔将 GND 引脚连接到内部平面。 第1 - 4层的所有 GND 平面中都有3个额外的过孔。 我在下面突出显示了它们。

我本来想 VDDQSET FB 电阻器会连接到 GND 引脚、但实际上它们会连接到 VTT LDO 输出电容器、然后通过您刚才讨论的过孔连接到 GND。

Timothy、您好！

尝试填充缓冲器、看看这是否可以解决问题。 在布局指南中、此缓冲器被描述为针对"高频浪涌"的预防措施。 在我看来、浪涌与1.8A 时的情况略有不同、但缓冲电路在这方面可能会增加一些稳定性。

通常、在调试问题时、仿真 EVM 布局是一个不错的选择。 如果您有额外的空间在 IC 下添加更多 GND 过孔以将 GND 引脚连接到所有内部层、这可能需要添加。

此致、

詹姆斯

您好、James：

我填充了3 Ω 和1nF RC 缓冲器、能够在1.8A 以上进行调节。 但是、输出这次在2.4A 下关断。 RC 缓冲器可能有助于消除一些噪声、但在更高的电流下、它仍然会导致关断。

我再次看到控制器开关节点从标称400kHz 频率切换到2.5MHz 频率。

我还抬起 GND 引脚并将其连接到电路板的"更安静"区域、我看到性能没有变化、输出仍然关闭、

Timothy、您好！

我在 EVM 上进行了一些测试、抓取了以下示波器截图。 我能够通过 VDDQ 提供高达2.8A 的电流而不会出现关断情况。 增大负载电流会增加输出纹波、但不会触发故障情况。

我正在测量从自举电容器到 EVM 上最近的 GND 点的 LL、查看 用户指南中的原理图时即 C1 GND 端子。 我将使用 Tip & Barrel 方法 进行探测、以减少探针产生的干扰。

此捕捉显示了当负载从~Ω 200mA 增加到2.8A (12V VIN)时 VDDQ 的运行情况

此捕捉显示了以2.6A 电流运行的 VDDQ、经过放大后显示400kHz 稳定的开关速度(12V VIN)

我要提出的问题：

• 我在这些测试中已将 VDDQ 设置为1.5V。 您的设计中如何实现1.35V 的电压？ 我可以修改 EVM、以便在1.35V 下再次进行测试。
• 您是否同意共享原理图或布局？ 如果不是、您能否描述原理图和 EVM 之间的主要差异？ 您可能需要尝试使用 EVM 中显示的相同输出滤波器和补偿元件作为测试。 我的建议有点局限、没有原理图/布局。
• 您是否使用 数据表中的公式5检查了 OCL 设置 (在标题为" VDDQ 电流保护 ")？ 您为 RTRIP 电阻器使用什么值？

此致、

詹姆斯

James：

很遗憾、我无法分享艺术作品或原理图、因此如果您不能审阅这些作品或原理图、此主题可能不会有更多其他内容。

我认为我已经将我的问题缩小为与耦合到控制器中的 PGND 噪声相关的噪声问题。 我有一个将 PGND 引脚直接路由到 FET 源极的 MOD、这似乎有帮助。

可以将其中一块评估板寄给我、或者我需要从 TI 网站订购其中一块评估板吗？ 不知道这些评估板是否被视为样片。

我修改了设计、在 VDDQSET 引脚中使用 FB 电阻器。 您应该能够在评估板上执行此操作。 我的电阻器为6.04k 和7.5k。

我将 OCL 电阻器设置为远高于我看到的1.8/2.4A 关断电流、因此我不认为它与此相关。

感谢你的帮助。

Timothy、您好！

要访问 EVM、您需要从 TI 网站订购一份。 我可以使用这里的这个、然后查看是否可以交换 VDDQSET 电阻器、以确保在这种情况下运行不会发生变化。

似乎这个问题与您对 PGND 修改的描述有关。 通常、确保高电流开关环路尽可能小是防止 EMI 的好方法。 匹配环路尺寸也是有益的。

此致、

詹姆斯