Other Parts Discussed in Thread: BQ76952, BQ76940, BQ76952EVM
问题1：
10块 BQ76952板收集的16个单体电压比正常值低大约10mV。 所有16个通道均低于标准值。
初始化设置错误吗、或者它是其他什么吗？
10mV 稍微大一点、无法通过校准方式进行校正。
问题2：
MCU 读取 MOSFET 的状态。 几乎80%关闭 MOSFET 的可能性..
特别是在 MCU 开关 MOSFET 时, MOSFET 很容易关闭。
还有其他方法可以获取 MOSFET 的状态？ 这将不会影响 MOSFET 运行状态、
尊敬的 Wei：
BQ76952EVM 实际上在 VCx 引脚的 RC 滤波器中使用20 Ω 电阻器。 我建议尝试使用该值、而不是1kOhm、因为这可能是失调电压的来源。
您能检查一下 DDSG 和 DCHG 引脚是设置为高电平有效还是低电平有效、以及这些引脚是您预期的情况吗？ 此设置为 设置：配置：DDSG 引脚配置 请参阅下图以了解寄存器映射。
此致、
马克斯·韦博肯
在 BQ76952的初始化期间、我们放入 Settings：Configuration：DCHG Pin Config (0 x9301)、将其初始化为0 xA2、即
OPT[5]= 1、选择低电平有效(禁用 CHG 时 DCHG 为低电平)
opt[2]= 1时、弱上拉至 REG1被启用
PIN_FXN1–PIN_FXN0[0~1]= 2、DCHG
设置：配置：DDSG 引脚配置(0x9302) 也初始化为0xA2 ć、
OPT[5]= 1、选择低电平有效(禁用 CHG 时 DDSG 为低电平)
opt[2]= 1时、弱上拉至 REG1被启用
PIN_FXN1–PIN_FXN0[0~1]= 2、DDSG
这就是我们在 DCHG 引脚和 DDSG 引脚之间切换的方式。 例如、如果 DCHG 引脚和 DDSG 引脚都输出高电平、请将 CHG_OFF[bit2]= 1写入12.5.6 FET 控制寄存器(0x0097)。 DSG_OFF[bit0]= 0、因此 DCHG 引脚输出为低电平并且 DDSG 引脚输出保持为高电平。 在该操作之后、如果未读取第12.220节：FET 状态寄存器(0x7F)寄存器、DCHG 引脚将输出低电平、DDSG 引脚仍将输出高电平。 但在立即读取第12.2.2节：FET 状态寄存器(0x7F)寄存器后、DCHG 引脚和 DDSG 引脚都输出低电平。
因此、我们不能在写入12.5.6 FET 控制寄存器(0x0097)寄存器后读取第12.2.2节：FET 状态寄存器(0x7F)寄存器。 但是、一般的操作逻辑是在切换 MOS 输出状态后、将立即读取 MOS 输出状态以确认 MOS 状态输出受控。
尊敬的 Wei：
请参见下方的。 当将器件配置为在 DDSG 或 DCHG 模式下使用 DDSG 和 DCHG 引脚时，不应使用 FET_CONTROL ()命令。 这可能是该行为的原因。
如果希望主机能够控制 DDSG 和 DCHG 引脚、则将 CFETTOFF 和 DFETTOFF 引脚置位/取消置位会起作用。
此致、
马克斯·韦博肯
您好、Max：
感谢您的答复。
很抱歉、我没有提供可让我们在同一页面上讨论问题的幻灯片。
我们使用的是 低侧 MOSFET BQ76952原理图。 该参考设计由 TI 正式绘制。 请参阅下面的方框图。
DFETOFF 用作 AFE 的输入。 UC 将能够控制 DFETOFF 以打开/关闭 DFET MOS。
DDSG 和 DCHG 引脚用作 DFET /CFET MOS 的控制驱动器。
DSG 和 CHG 是悬空引脚。 (引脚43、引脚45悬空) nC。
我想随附详细的原理图供您参考。 您可以帮助找到我的附件低侧 MOS 吗?
TI 是否能够通过检查提供一种稳定的 FET 控制方式？非常感谢。
我想前面的讨论是在高侧 MOS 控制下。
e2e.ti.com/.../5807.Schematic.PDF
此致、
戴夫
