This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM25149-Q1:PFM 上的 VDDA UVLO

Guru**** 2393555 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1261282/lm25149-q1-vdda-uvlo-at-pfm

器件型号:LM25149-Q1

大家好、

在 PFM 模式下、输出为轻负载或无负载时、VDDA 电源电压可调节为3.3V、如数据表中所示。 。  

内部5V 线性稳压器生成 VDDA 偏置电源。 使用100nF 陶瓷电容器旁路 VDDA
或更高、以实现低噪声内部偏置轨。 通常、VDDA 为5V。不过、有一种情况、
VDDA 稳压为3.3V:此模式处于 PFM 模式、输出端具有轻负载或无负载。

当器件在二极管仿真模式下工作(低侧开关关闭)时、是否意味着 VDDA = 3.3V?  

在这种情况下(VDDA=3.3V)、具有120mV 滞后的 VvdDA-UVLO =3V/3.2V/3.3V (最小值/典型值/最大值)仍然有效?

I CONCERTIFIED VDDA 稳压电压是否非常接近 UVLO 阈值。  

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的信司:

    这是正确的、VDDA 在 UVLO 下降时将与典型值3.1V 保持不变。

    VDDA 上的负载非常小、如果您担心、可以在 VDDA 上放置1uF 等较大的电容器。

    希望这对您有所帮助。

    -奥兰多