[参考译文] TPS3820：读取/写入时禁用 WDT

admin

Other Parts Discussed in Thread: TPS3823, TPS3828, TPS3820, TPS3824

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1257213/tps3820-disable-the-wdt-when-read-write

器件型号：TPS3820
主题中讨论的其他器件：TPS3823、 TPS3828、、 TPS3824

大家好、

我的客户希望禁用 WDT、并在 MCU 发生读取/写入事件时将/RESET 设置为高电平。

在数据表中、显示当 TTOUT 的 WDI 中没有输入时、td 的/RESET 将为低电平。但我的客户希望仅在特定情况下禁用此功能。

我想这可以通过以下特性来实现：

"可通过断开 WDI 引脚与系统的连接来禁用看门狗计时器。如果 WDI 引脚检测到其处于高阻抗状态、TPS3820、TPS3823、TPS3824或 TPS3828将产生自己的 WDI 脉冲、以确保 RESET 不会置位。

您能否向我们展示禁用 WDT 的建议原理图/配置。客户在 WDI 处使用 FET 并由 MCU 的 GPIO 控制它？

此致、

大桥

11 个月前

0 admin 11 个月前

TI__Guru**** 1142300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ohashi：

感谢您的提问！

在 WDI 引脚上添加一个由 MCU 的 GPIO 引脚控制的 FET 将实现您所寻找的特性。下面是一个示例电路：

在本例中、NMOS 器件由 MCU 的单独 GPIO 引脚控制。当底部 I/O 引脚为高电平时、NMOS 将开启并将顶部 I/O 引脚与 WDI 连接。但是、当底部 I/O 为低电平时、NMOS 将在执行读取/写入事件时关闭并断开两者。 PMOS 器件可执行相同的功能、底部 I/O 引脚可处于相反高/低状态。一个重要的注意事项是选择一个在源极和漏极之间具有高关断阻抗的 FET。

希望这对您有所帮助！

此致、

安德鲁·李

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS3820：读取/写入时禁用 WDT