This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS6521905:具有 TPS6521908的各种 PCB 之间电源定序的变化

Guru**** 2391415 points
Other Parts Discussed in Thread: TPS65219

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1250530/tps6521905-variation-in-power-sequencing-between-various-pcb-having-tps6521908

器件型号:TPS6521905
主题中讨论的其他器件:TPS65219

您好

我们在设计中使用 PMIC TPS6521908。  

我们正在观察  各种直流电路板之间 PMIC 断电序列的一些差异、同时尝试捕获波形作为 DVT 的一部分。
使用.r.t Reset 时、电压斜降同时发生、而不是在10ms 之后发生(请参阅下面 TPS6521908_TRM 的快照)。 我们知道放电持续时间取决于 Vout、Cout 和负载。 但我们想知道为什么在板之间看到这种差异。 此外、TRM 中是否指定了计时持续时间、这是否是最大限值? 请告诉我们。
我在下面粘贴了一些供您参考的电压轨的捕获信息。
电路板1:( 根据 TRM、断电序列期间、在复位和所有电源轨(1.1V 除外)之间观察到10ms 延迟)
板2: (断电序列期间、在复位和所有电源轨之间未观察到延迟)- 不符合 TRM
 
此外、我们还想知道如何使用.r.t VSYS 测量该 GPO2断电序列。  这个 VSYS 是 PMIC 输入端还是电源开关的输出端?
(请注意:-为了测量断电顺序,我们在 PMIC 使能引脚上连接了一个触觉开关,然后按下它以禁用 PMIC。
请提供您对上述两个问题的输入
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Premalatha:

    器件专家目前不在办公室、直至明天。 他们将对其进行调查、并在他们返回时提供响应。 请预计会有相应的延迟响应。

    谢谢。
    字段

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您使用 E2E! 根据上述消息中提供的信息、电路板1执行 与 TPS65219匹配的有序断电序列 08 TRM 和板2在所有电源轨同时关闭的情况下立即执行断电。   影响下电序列的关键因素有四个:为 VSYS 供电的前置稳压器上的电压电平、外部电容/负载、 BYPASS_RAILS_DISCHARGED_CHECK 寄存器设置和任何故障。 由于您的设计中的问题似乎与定序顺序更多相关、因此我们可能会怀疑在 PMIC 完成断电序列或 PMIC 在断电 期间检测到故障之前 VSYS 上的电压会降至 UVLO 阈值以下。  

    您能否将 VSYS 电压添加到上一条消息中的示波器捕获中? 您在中断源寄存器(INT_SOURCE、地址0x2B)中看到任何中断吗?

    要读取中断寄存器、您必须将使能引脚拉回高电平、以便 PMIC 可以转换为运行状态。  

    谢谢。

    布伦达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Brenda:

    感谢您的答复。 我们在内部就此问题进行了进一步讨论、并了解了这样的断电用例不适用于我们的设计。 因此,我们在这个时候没有继续进一步的分析。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您分享更新! 如果我之前邮件中的信息解答了您的问题、请随时单击"Resolved"选项、以便我们关闭此 TT。 如果需要额外支持、您始终可以返回同一个 TT 或提交新 TT。  

    谢谢。

    布伦达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,布伦达
    我们无法重现我们之前观察到的断电序列问题、但我们想了解是否有任何问题。
     i、e 如果需要在10ms w.r.t nreset 后下调定序的电源轨没有发生、而是与 nreset 一起下降(如下面的快照所示)、是否有任何问题? 请告诉我们。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,布伦达
    我们无法重现我们之前观察到的断电序列问题、但我们想了解是否有任何问题。
     i、e 如果需要在10ms w.r.t nreset 后下调定序的电源轨没有发生、而是与 nreset 一起下降(如下面的快照所示)、是否有任何问题? 请告诉我们。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Premalatha:

    器件专家目前在下周前不在办公室。 他们会对此进行研究、并在他们返回时得到响应。 请预计他们的答复会有延误。

    谢谢。
    字段

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的耐心! 立即或有序的断电并不影响 PMIC、但可能会对处理器的可靠性产生影响。 只要 VSYS 上的电压存在、PMIC 就会执行顺序断电、直到断电序列完成。 我建议与处理器团队核实不遵循 AM62的预期断电序列的后果(如果有)。 以下是处理器论坛的链接:

    https://e2e.ti.com/support/processors-group/processors/f/processors-forum

    谢谢。

    布伦达