This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1254961/ucd90160a-noisy-input-rails---debug-advice
我的 UCD90160A 设计似乎是测量所有的电压轨、就像它们非常跳动、跳动和下降、大约5%至10%。
我没有针对模拟电压轨的铁氧体滤波器、而公共数字电压轨上有一些11mV 的开关噪声。
是否有任何方法可以降低 ADC 看到的噪声？ 例如采样率变化或平均计算？
您好
在 MONx 引脚上需要一个去耦电容器。 为了减少 V33A 上的纹波、还需要在 V33D 和 V33A 之间连接一个4.99 Ω 的电阻器。
ADC 采样不是可控的。
此致
颐和
