大家好、
客户想要使用 BQ76942中的 DDSG 引脚来控制低侧放电 FET、您能帮忙查看原理图吗?
放电 MOS 放置在低侧、充电 MOS 放置在高侧、低侧放电 MOS 由 DDSG 引脚控制。 使用 CHG 引脚控制高侧充电 MOS。

低侧设计

高侧设计

使用低侧控制是因为它与前几代产品兼容、我曾警告过他们、DDSG 仅用作数字信号输出、可用于驱动可能有一些问题的 MOSFET、他们认为它只会影响开关速度、 他们可以接受这样的速度。 您有任何其他建议吗? 感谢您的回复!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
客户想要使用 BQ76942中的 DDSG 引脚来控制低侧放电 FET、您能帮忙查看原理图吗?
放电 MOS 放置在低侧、充电 MOS 放置在高侧、低侧放电 MOS 由 DDSG 引脚控制。 使用 CHG 引脚控制高侧充电 MOS。

低侧设计

高侧设计

使用低侧控制是因为它与前几代产品兼容、我曾警告过他们、DDSG 仅用作数字信号输出、可用于驱动可能有一些问题的 MOSFET、他们认为它只会影响开关速度、 他们可以接受这样的速度。 您有任何其他建议吗? 感谢您的回复!
尊敬的 Kailun:
您是正确的、因为取消置位意味着输出低逻辑信号。 不过、值得注意的是、通过修改 Settings:Configuration:DCHG/DDSG Pin Config 寄存器、可以将 DDSG 和 DCHG 引脚设置为高电平有效或低电平有效、以更适合您的偏好。
如果对低侧使用 DDSG 引脚、则会存在一些风险。 该引脚的电压容差比 DSG 引脚低得多、因此如果它意外暴露在更高的电压下、就会损坏。 同样、该引脚不会输出不超过5V 的较大值。 这会使其成为用于驱动大多数功率 FET 的不良电源。 不过、除了这一点、我们不知道 FET 导通需要多长时间。 如果发生短路情况、这可能会带来严重的风险。 我建议改用低侧栅极驱动器。
总的来说、原理图的大部分看起来都很好、但我强烈建议您不要将 DDSG 用作栅极驱动器。 它的设计并不适合这个角色。 我在下面附上了一些建议:
1.R38应为10Meg、而不是5.1Meg
2.通常用 C27和 C26短接至 GND 以避免对电路板的任何电流、这样他们就不会通过 FET 或敏感电子元件、但是我没有看到像很多 TI 参考设计推荐的那样在 C++到 C-之间连接任何电容。 (它可能在那里、只是没有显示、所以我想我会再次检查)
此致!
A·内德尔费尔德
尊敬的 Asher:
我们的客户说他们 参考的是这篇文章的设计、因此使用 DDSG。