• 状态 Resolved
  • 已锁定 已锁定
  • 回复 20 回复
  • 订户 0 订户
  • 视图 676 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5069：脉冲电流的设计参数

admin
Guru**** 2519450 points
Other Parts Discussed in Thread: LM5069, TPS2663, CSD19502Q5B, TPS2490

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1233398/lm5069-design-parameters-for-pulsed-current

器件型号：LM5069
主题中讨论的其他器件： TPS2663、 CSD19502Q5B、 TPS2490

你好。

我们计划在如下配置中使用 LM5069：

-额定输入电压= 50V

-最大负载电流(脉冲电流、1ms 脉宽、20%占空比)= 12A

-输出电容= 1000uF

-最高环境工作温度= 75°C

-需要反极性(不是通过肖特基二极管,而是通过 MOSFET 本身,以最大限度地减少 IR 压降)

- UV / OV 保护为48V/52V

需要 dv/dt 启动来管理启动时的功率限制

器件输入端的 TVS 保护。

我们已查看 LM5069设计计算器。 但我们无法通过该脉冲电流确定正确的 MOSFET 选择来满足结温和 SOA 要求。 一旦 MOSFET 完全导通、应施加如上所述的脉冲负载电流。

您能对此提供帮助吗？

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    请分享设计计算器以供审核。

    您设置的电流限制是多少？ 您是否还能访问 TPS2663 https://www.ti.com/lit/ds/symlink/tps2663.pdf？ 

    TPS26631提供持续时间为25ms 的6A 连续和12A 脉冲电流支持。

    此致、

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    请参阅随附的必要填写的计算器。 考虑中的 FET 位于 https://toshiba.semicon-storage.com/info/TK7R7P10PL_datasheet_en_20210127.pdf?did=60584&prodName=TK7R7P10PL 中

    请注意、可容纳的最大封装是 DPAK。 最高环境温度将达到70C、没有气流。

    此致

    Gaurave2e.ti.com/.../LM5069-Design-Calculator-with-FET-Recommendation_5F00_AT.xlsm

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    TK7R7P10PL 在启动和故障模式期间无法承受应力。 请选择更强 SOA FET。

    此致、

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    启动时应该没有有源负载、只有电容充电。 我认为栅极引脚上的 dv/dt 延迟可以满足这一要求。

    在有效运行期间、应施加脉冲电流。 在这种情况下、由于设计中允许的尺寸、我们对 FET 存在限制、因为需要2个背对背 FET。 您能否建议 FET 应满足以承受12A 脉冲的 SOA 值？

    如果我们只需要电源反极性保护、而不需要负载反向电流保护、我们能否避免使用2个 FET (未使用肖特基二极管)。

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Unknown 说：
    在活动运行期间，应施加脉冲电流。 在这种情况下、由于设计中允许的尺寸、我们对 FET 存在限制、因为需要2个背对背 FET。 您能否建议 FET 应满足以承受12A 脉冲的 SOA 值？ [/报价]

    Rakesh->在支持12A 脉冲的正常操作中、不存在 SOA 主题。 SOA 仅在输出短路、重负载启动等故障模式下才起作用

    Unknown 说：

    如果我们只需要电源反极性保护、而不需要负载反向电流保护、我们能否避免使用2个 FET (未使用肖特基二极管)。

    [/报价]

    Rakesh-> 反极性保护所需的背对背 FET 配置

    此致、

    勒凯什

    [/quote]
  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    我们的 LM5069电路现在正在测试中、配置如下：

    负载为50V/5A、漏极输出电容= 400uF

    PWR 引脚电阻= 33K

    计时器电容= 0.01uF

    使用的 MOSFET 为 CSD19502Q5B (TI)。 GATE 的 dv/dt RC 电路为100 Ω+0.1uF。

    电路工作正常、但有一个奇怪的问题。 电路关断后、MOSFET 仍显示源漏短路。 有一个留在栅极引脚上的涓流电压(~1.5V)/电荷。 手动移除该电荷后、短路就会消失。


    根据 IC 数据表、2mA 内部下拉应会去除任何栅极电荷、但可能不足以耗尽整个电荷。 您能在这里提供帮助吗？

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    看起来0.1uF 不会完全放电。 请使用如下所示的 dv/dt 电路。 Q2有助于0.1uF 快速放电  

    此致、

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    鉴于 PCB 现在正在接受测试、这需要相当大的修改。 是否可能有任何其他选项,如放电电阻器,受限于最大栅极拉电能力?

    我们在采用 TPS2490的旧设计中没有遇到此问题。

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    您能否在您提到的测试条件下分享 VIN、GATE、VOUT、GATE 源代码(使用数学函数)的测试结果？

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    请参阅随附的。 当电路被关闭时、此条件被捕捉。

    这里没有捕获输入 Vin (我使用2通道示波器)、但我单独检查了它、它通过 FET 体二极管的二极管压降跟随源极电压。

    当输出端的容性负载放电时、波形(栅极和源极)表现出明显衰减至零。

    然而、如果我不将示波器探头连接到栅极引脚、栅极上的电压会保持在大约15-20 V (在这种情况下、FET 输入和输出显示短路或在1千欧左右变化-理想情况下、它应该恢复到 MOhms)。 同样、它会在我探测后立即衰减(请参阅第二个波形)。

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    让我来检查一下、然后回复给您  

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gaurav、您好！

    在关断事件期间、GATE 通过内部 VGS 钳位二极管由二极管压降跟随 VOUT。

    如果这是个问题、您必须在 VOUT 上添加放电电路、并检查它是否满足您的要求。

    此致、

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    我们尝试了输出放电、但问题仍然存在。 栅极引脚可保留电荷、从而使 MOSFET 源漏极路径保持短接。

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Gaurav、您好！

    在关断期间、栅极被2mA 灌电流拉低。 因此、我们预计栅极引脚上不会保留任何电荷。 请检查 Vout 是否已完全放电。  

    您能否移除 Cout 和 dVdt 电容器并进行 一次测试？

    此致

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    我们无法移除输出电容、该电容是我们的应用所必需的。 此外、如果我移除 dv/dt 电容器、会由于  启动时的输出电容浪涌而导致激活功率限制。

    我有2个选择-

    1)减小 dv/dt 电容器以满足所需的压摆率以及在断电期间降低栅极电荷。

    2) 2)按照数据表中给出的以及用户建议的方法实施 PNP 放电电路。 在本例中、请告诉我二极管和 PNP (栅极电荷高达~62V、dv/dt 电容为0.1uF)的额定值。

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Gaurav、您好！

    对于 PNP 放电电路

    二极管 1N4148W-7-F

    PNP 为 MMBT5401LT1G

    此致

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    在这种特定的背对背 FET (带有 LM5069)支持50V、12A 脉冲负载(1ms 开启、4ms 关闭)的情况下、我们现在选择了 D2PAK 封装 MOSFET 部件 IRFS4010TRLPBFCT (N-CH/100V/180A)。 这些将与公共源背对背使用。 您现在是否能够确认此 FET 符合我们所需的配置？

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Gaurav、您好！

    请使用设计计算器 https://www.ti.com/lit/zip/snvu050 检查 FET 的适用性

    此致

    勒凯什

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    按照大家的建议、我们在 LM5069的栅极上实施了 PNP 放电电路、运行正常。 但是、MMBT5401的最大额定值是-5VDC (针对 V (EBO))。 在 IC 下拉基座引脚的情况下、PNP 在断电状态下开启时不会违反此规则？

    此致

    古拉夫

  • 0
    TI__Guru**** 2519450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Gaurav、您好！

    当基极下拉时、PNP 会导通并使 CDV/dt 电容器放电。 在此过程中、我们不会看到违反  V (EBO)规格的情况。

    此致

    勒凯什