This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS546D24A:原理图审阅

Guru**** 2390755 points
Other Parts Discussed in Thread: TPS546D24A, TPS546B24A, TPS546A24A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1239097/tps546d24a-schematics-review

器件型号:TPS546D24A

大家好、

我在 设计中使用了 TPS546D24A。 我希望得到专家的审核。

输入电压=5V
VOUT=0.85V
Iout=120A 时


对于 IC 的设计、我也有一些疑问。
当 Vout=0.85V 时、VSEL 电阻的值应该是多少
2.在设计中未使用 PMBus 引脚时如何端接。
3.如何端接堆叠跟随器 IC 中的 MSEL1、MSEL2、VSEL 和 ADDRSEL 引脚。

此致、

什菲利 Ne2e.ti.com/.../6332.TPS546D24A.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    我得对你的帖子进行编辑。  标题和描述中列出的器件型号不正确。  我已将器件型号与您的原理图请求相匹配。

    我将此职位分配给 Dani Nadira、他将能够为您提供帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    请填写 Excel 设计工作表 并 将其发送回指定的设计参数、我很乐意提供更完整的原理图审阅。 我在下面链接了它。

    关于您的其他问题、

    -对于 VSEL 编程,请参考器件数据表的第7.5.2.3节。 表7-12详细说明了用于对 VSEL 进行编程的电阻分压器代码、表7-13详细说明了如何获取电阻器接地代码。 对于 Vout = 0.85V、您可以 针对 Vout =[0.5V、1.25V]以0.050V 分辨率进行编程、这可以通过一个接地电阻 来完成、您也可以针对 Vout =[0.75V、0.9V]以0.010V 分辨率进行编程、这可以通过电阻分压器来完成。 获得电阻器代码后、表7-17将给出相应的电阻器值。

    -有关 MSEL1、MSEL2、VSEL、ADRSEL 的堆栈跟随器引脚配置的详细信息,请参阅数据表中的表7-5,其中给出了针对每个引脚的独立式、环路控制器和环路跟随器模式的建议引脚连接。 该表还显示了在未使用 PMB_CLK 和 PMB_DATA 时如何配置它们(连接到 PGND)。

    此致!

    Dani

    Excel 设计工作表和原理图检查清单

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    一旦从 Excel 工作表中了解了您的设计参数、我就可以查看补偿代码、开关频率元素以及功率级、但我也可以查看您的原理图的其余部分、这里是我的初始反馈。

    -您的 MSEL2接地电阻目前没有配置用于三相堆栈。 有关详细信息,请参阅表7-11。 对于具有2个环路跟随器的三相堆栈、请使用 R2G 代码2进行环路控制器 MSEL2编程、而不是使用浮点数。 这会使 R1857成为6.81kΩ。

    -要为两个环路跟随器配置 MSEL2 ,请使用 R1878 = 10kΩ 和 R1879 = 21.5kΩ,这对应于在三相堆栈中对第一个和第二个跟随器进行编程。 有关详细信息、请参阅表7-16。

    -由于未填充 R1848和 R1849、并且3.3V_SF_PG 来自原理图、因此我要确保3.3V_SF_PG 被上拉至高于1.1V 的电压以确保导通。

    -每个 IC 的 AGND 引脚必须直接连接到 PCB 上的散热焊盘。 在原理图上、您应该将 AGND 引脚直接连接到 PGND、而不是 R1887。

    -每个 IC 都需要自己单独的 AGND 参考、它们不应全部连接到同一个 AGND。 如果需要在 AGNDx 网络和 PGND 之间使用一个电阻器进行网络分离、则应在每个器件的 AGND 引脚和 AGNDx 网络之间连接一个电阻器、 使 AGND 引脚连接到 PGND、从而可使用0.2mm 宽的迹线连接到 PCB 顶层的外露焊盘。

    此致!
    Dani

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dani:

    非常感谢您的反馈。

    请查找更新了我的设计参数的设计工作表。 请同时提供您的反馈。 另请查看随附的更新后的原理图以供审阅。

    此致、

    什菲利 Ne2e.ti.com/.../4812.TPS546D24A.pdfe2e.ti.com/.../TPS546D24A_5F00_TPS546B24A_5F00_TPS546A24A_5F00_ExcelCalculator_5F00_SchematicLayoutChecklist_5F00_20200626_2D00_designupdate.xlsx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    感谢您提供设计工作表。 我今天不在办公室、但我应该 在星期一之前准备好有关原理图的反馈。

    此致!

    Dani

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    我注意到在设计计算器选项卡与引脚编程选项卡中输入的开关频率和补偿码值存在差异、这会影响为工作表中的进一步参数计算的值。 在设计计算器中、开关频率设置为375kHz、补偿代码设置为10。 在引脚编程表中、开关频率设置为550kHz、补偿代码设置为1。 为了反映您的原理图、在进行以下回顾时、我将设计计算器选项卡中的开关频率更改为550kHz。 此外、引脚编程表中的 VOUT_COMMAND 未输入为所需的0.85V VOUT、这会影响 VSEL 的电阻计算。

    对于550kHz 的开关频率、可支持的最高补偿代码为9。 如果您将 Fsw / Fcoi 和 Fsw / Fcov 的设计目标更改为较低的保守值、您可以在自己的工作表中看到这一点;我使用了 Fsw / Fcoi = 3.4和 Fsw / Fcov = 7。 此补偿代码提供输出阻抗约为1 mΩ 的瞬态响应、每1A 负载电流的输出电压会下降1mV。 (例如、对于30A 负载电流、输出电压将下降30mV)。

    如果您的电路应用需要在输出电压下降较小的情况下实现瞬态响应、请告诉我们、因此我们可以提供其他设计建议来实现这一点、因为这将需要更大的输出电容、更高的开关频率或两者的组合、具体取决于要求。 在这种情况下、还请告知我们在输出端使用的100uF 电容器的器件型号、因为验证直流偏置降额以及电容器的 ESR 对于确定设计中所需的输出电容量至关重要。

    对于550kHz 的开关频率、您的控制器器件应使 MSEL1顶部电阻器开路、而对于补偿代码9、MSEL1底部电阻器应为6.81kΩ。 更多详细信息、请参阅数据表中的表7-8和7-9。 VSEL 应使顶部电阻器开路、并使底部电阻器与17.8kΩ 一样。

    此致!

    Dani

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dani:

    非常感谢您的反馈。

    1.根据设计表、Fsw/Fcov 的建议值在8到12之间。 是否有任何具体的理由考虑7.
    我的负载 IC 是一个 FPGA。 因此、它不能接受30mV 的压降。 压降应<=5mV。 请相应地提供设计建议。
    3. 100uF 器件型号为 GRM21BR60J107ME15K。
    4.我们为什么选择补偿代码为9. 对于500kHz 的开关频率、我能够在编程表中选择大于9的补偿代码。 是应该设置为9还是选择其他一些值。
    5.设计计算中的 ILOOP/VLOOP 比率为1.28、为红色。 可以在设计中更改哪些参数以避免这种情况。 这是一个重大问题吗?

    谢谢。

    什法利 N

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    今天不在办公室、我正在协助她。

    1. 根据设计表、Fsw/Fcov 的建议值在8到12之间。 是否有任何具体的理由考虑7.

    是的、Dani 试图最大程度降低达到目标瞬态性能所需的输出电容。  严格要求是 VLOOP 的带宽小于 ILOOP 带宽的1/2。  建议值8是将 VLOOP 目标保持在 ILOOP 目标范围4的1/2以下。  如果 VLOOP 带宽大于 ILOOP 带宽的1/2、则电压环路的相位裕度可能很低或者环路可能不稳定。

    2. 我的负载 IC 是一个 FPGA。 因此、它不能接受30mV 的压降。 压降应<=5mV。 请相应地提出设计建议。

    在动态负载变化期间、电源电压的5mV 压降非常小。  什么动态负载条件要求瞬态压降小于5mV?  您能否分享 FPGA 的电源要求规格?

    3. 100uF 器件型号为 GRM21BR60J107ME15K。[/报价]

    谢谢你。  此 Murata 电容器在直流偏置为0.85V 时容差为+/- 15%、压降为-9%。  同时考虑了最小有效电容77μF。

    此外、ESR 看起来是 1.6mΩ、在设计计算器中更新这两个因素将有助于最大限度减少使环路稳定并满足5mV 输出瞬态要求所需的输出电容器数量

    4. 我们为什么选择薪酬代码为9。 对于500kHz 的开关频率、我能够在编程表中选择大于9的补偿代码。 我应该将其设置为9或选择一些其他值。

    利用"Pin Detect Programming"选项卡、可以选择任何"Pin Programming"选项卡若要了解哪些选项适用于您的应用、请使用"Device Calculator"选项卡。

    更新 Device Calculator 选项卡、以获得:  

    开关频率= 550kHz (500kHz 不是选项)

    陶瓷电容器降额= 77%

    陶瓷电容器 ESR = 1.6mΩ  

    开关频率与 IROP 交叉频率之比(Fcoi)= 3.4

    开关频率与 Vloop 交叉频率比(Fcov)= 7

    Device Calculator 选项卡(J77 - L110)中的表也在"Pin Detect Programming"选项卡 P2至 R35中重复)显示了最高的 VLOOP 增益代码(两个值均为红色)、即代码9 - ILOOP = 3、VLOOP = 4。  这为所提供的功率级(电感器和输出电容器)提供了最佳的瞬态性能。

    在"器件计算器"选项卡单元格 E78中选择"代码9"、会为电流环路电压环路和 ILOOP / VLOOP 比率显示绿色。

    该设计工具保留10A 负载瞬态、并允许34mV 下冲/过冲、因此这些曲线也是绿色的、但这似乎不准确。

    可通过引脚编程实现的最大电压环路增益为8倍。  对于一个三相转换器、可产生一个0.5mΩ 的输出阻抗、对于10A 负载电流、这个阻抗将满足5mV 的 VOUT 压降、但是对于更大的动态电流变化、这个阻抗将超过5mV。  如果您需要在大于10A 的负载瞬态上实现小于5mV 的输出压降、则设计将需要对 COMPENSATION_CONFIG 进行 PMBus 编程并将该值存储到 NVM 中。

    将 VLOOP 增加到补偿代码的选项10:

    1) 1)增加输出电容

    更新100μF 电容器的降额后、使用10个额外的电容器(共52个)可以满足 VLOOP = 8的要求

    2) 2)提高开关频率

    使用现有的电感器和电容器、将开关频率从550kHz 提高到 750kHz 满足支持补偿码15 (ILOOP = 4、VLOOP = 8)的要求

    3)借助更小的电感器提高开关频率

    将开关频率增加到650kHz 并将电感从150nH 降低到120nH (如果可用)、则使用补偿代码10 (ILOOP = 3)充分增加电流环路带宽、以使现有输出电容器使 VLOOP = 8稳定。

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    感谢您提供的详细反馈。

    1.我附上了 FPGA 0.85V 的电源要求。

    2.您可以推荐一个 具有更好降额值的备选电容器件型号。

    谢谢。

    什法利 N

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    根据您的 FPGA 规范、交流纹波为34mV 峰峰值、因此该器件可支持17mV 的瞬态压降。

    关于替代电容器选项、很难在0805封装中找到一个具有更好的100uF 直流偏置降额值的电容器。 我找到了其他几个 Murata 电容器选项:

    GRM31CR60J107KEA8 是采用1206封装的100uF 电容器、容差为+/- 10%、直流偏置降额为0.85V 时~4%。 这样可实现每个电容器86.4uF 的最低有效电容、因此与具有77uF 有效电容的上一款器件相比、所用输出电容器可减少约10%。  

    -另一个选择是 GRM31CR60J227ME11# ,它是采用1206封装的220uF 电容器。 它的容差为+/- 20%、0.85V 时降额为~8%。 这样可得出每个电容器161.9uF 的最小有效电容、因此可使用大约50%的输出电容器。  

      Detailed 的三种方式中的任何一种都将提供0.5mΩ 的输出阻抗、从而在17mV 瞬态压降下产生35A 的动态负载电流。  

    1) 1)增加输出电容

    更新100μF 电容器的降额后、使用10个额外的电容器(共52个)可以满足 VLOOP = 8的要求

    [/报价]

    对于此选项(550kHz 和补偿代码10)、在 Rtop 断开且 Rbot = 8.25kΩ 的情况下对 MSEL1进行编程。  

    2) 2)提高开关频率

    使用现有的电感器和电容器、将开关频率从550kHz 提高到 750kHz 满足支持补偿码15 (ILOOP = 4、VLOOP = 8)的要求

    [/报价]

    750kHz 的开关频率不能通过引脚搭接获得、下一个可用于支持 VLOOP 增益= 8的可用开关频率是900kHz。 这实际上支持补偿代码20、并可通过 Rtop = 3.48kΩ 和 Rbot = 10kΩ 来完成。 在900kHz 下、您还可以使用少10个输出 电容器。 如果您的应用可以承受  因开关频率增加而产生的功率损耗产生的额外热量、则可以选择减小解决方案尺寸。  

    3)借助更小的电感器提高开关频率

    将开关频率增加到650kHz 并将电感从150nH 降低到120nH (如果可用)、则使用补偿代码10 (ILOOP = 3)充分增加电流环路带宽、以使现有输出电容器使 VLOOP = 8稳定。

    [/报价]

    对于此选项(650kHz 和补偿代码10)、使用 Rtop = 21.5kΩ 和 Rbot = 31.6kΩ 对 MSEL1进行编程。  

    此致!

    Dani

    [/quote]
    [/quote][/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dani:

    我已将开关频率更改为650kHz、并相应地将电感器值更新为120nH。 我添加了额外的6x220uF 输出电容器。 请 同时提供您的反馈。

    以下是为电感器和电容器考虑的器件型号。

    电感器120nH = PG2110.121HLT  

    100uF= GRM21BR60J107ME15K

    220uF = GRM31CR60J227ME11L

    谢谢。

    什菲利 Ne2e.ti.com/.../TPS546D24A_5F00_TPS546B24A_5F00_TPS546A24A_5F00_ExcelCalculator_5F00_SchematicLayoutChecklist_5F00_30062023_2D00_designupdate.xlsxe2e.ti.com/.../2742.TPS546D24A.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    感谢您提供更新的工作表和原理图。 这些变化有利于满足稳定性和负载瞬态响应要求。 如果开关频率为650kHz、电感器值为120nH、原始原理图的输出电容甚至足以稳定 VLOOP 增益= 8。  额外的电容器不会显著提高环路性能、但可以提高稳定性。 所有引脚的引脚搭接均已正确完成、所有其他原理图元件也看起来不错。  可以为具有如此多输出电容器的布局提供布局建议、因为布局寄生效应也会严重影响设计性能。  

    此致!

    Dani

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dani:

    感谢您对原理图的确认。 准备好后、我会分享布局以供回顾。

    谢谢。

    什法利 N

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiftali:

    我们很乐意在您准备好后审查您的布局。 如果这已经解决了您的原理图审阅问题、请单击"这已经解决了我的问题"以关闭该主题、您稍后可以通过启动新主题来共享布局以供审阅。  

    此致!

    Dani