This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS54302:

Guru**** 2391955 points
Other Parts Discussed in Thread: TPS54302

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1239817/tps54302

器件型号:TPS54302

您好!

我在设计中使用了两个 TPS54302芯片、以便从共源 Vin (范围为7V DC 到24V DC、3A)生成两个电压源5V DC 和3V3 DC。

我完成了几项测试、发现可获得具有一些纹波的5V 直流和3V3直流(3V3大约40mV、5V 大约120mV)。

我注意到的问题有:

从这些电压源中汲取的电流不能超过200mA。

2-单独或同时从每个电源(5V 或3V3)汲取电流 会影响输出电平。 5V 更改为4.5V、3V3更改为3V。  

我想问,这些问题有否解释,以及我如何解决。

谢谢。此致、

哈米德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    可以根据原理图进行一些修改、以检查是否可以解决问题:

    1.请移除 Vin 布线和 Vout 布线中的所有铁氧体磁珠

    2.请根据产品说明书将 Cout 更改为44uF

    我将检查布局并尽快为您提供详细反馈。

    BTW、您能分享一下申请条件吗? 如 VIN 范围、负载等。 您能帮助在问题期间捕获 IL 的波形吗?

    BRS

    资旭

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Zixu:  

    感谢您的答复。 我已经移除了输入和输出电感(您将它们称为铁氧体磁珠)。 如有需要、可将它们作为输入和输出滤波器的一部分。 这些电感短路没有任何改善、问题仍然存在。 还会注意到、这些5V 直流或3V3直流负载相互影响。 是因为转换器彼此靠近、并且转换器电感的磁场相互干扰?

    我还根据数据表建议降低了 Cin 和 Cout (Cin = 10uF、Cout = 2 x 22uF)、但结果与之前相同。

    输入电压是6-7V DC 到24V DC、电路需要3V3 DC 和5V DC、负载电流没有说明、但 我认为-200 mA 应该考虑到是安全的。

    PCB 由四层组成、具有顶部和底部信号、第2层和第3层用作接地平面。  

    该器件的应用是 LORAWAN 和 RS485通信。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    需要在布局中修改许多器件。 我使用5V 器件作为图示。 3.3V 器件与5V 器件存在类似问题

    1.小电容(C17)距离 TPS54302很远。 请将其移至更靠近 IC 的位置、并可将其值更改为100nF

    2. FB 点选择不当,与电感连接,可能会受到噪声干扰。 请将 FB 点放在 Cout 附近、以便获取干净的反馈信号

      

    反馈电阻器 R19非常接近 BST 电容器 C14和电感器、这可能会从高 di/dt 环路引入噪声并影响 TPS54302的正常运行。 请将 R19远离电感器和 C14

    4. Vin 和 Vout 的走线不够宽、不足以承载大电流。 请将 Vin 布线和 Vout 布线的宽度增加到

    5. VIN 过孔应放在第一个 Cin 附近、即 C18。

    BRS

    资旭

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zixu:

    感谢您的回复和评论。

    我修改了 PCB 布局、但在将其发送给制造工厂之前、我想请您了解  TPS54302芯片的放置和布线、并告诉我是否还需要修改。

    我无法理解 C17和反馈电阻的放置会如何对该芯片的电流消耗性能产生巨大影响。

    当输入电压从7V 变为24V DC 时、可以获得3V3和5V、但通过从每个源汲取电流、输出电平开始下降。 在输出电流的100 mA 附近、3V3降至2.7V、而5V 降至4.6V。

    似乎没有足够的输出电容、或者电感不够。  

    另一个问题是、为什么从一个电源(例如从3V3)汲取电流应该对另一个电源(5V)的电平有任何影响、反之亦然。

    3V3和5V 的原理图与以前一样。  将只放置数据表中所需的电容器。 输入和输出滤波器将被移除。   

    层:顶部(信号和 GND 多边形)、层1 (GND 平面)、层2 (GND 平面和5V 多边形)、底部(信号、GND 多边形 和3V3多边形)

    我们期待收到您的回复、

    此致。

    哈米德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    Zixu 是公共假日、将于6月25日回复您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    我将接管这种情况。

    关于您的问题、我的评论如下。

    我无法理解 C17和反馈电阻的放置会如何对该芯片的电流消耗性能产生巨大影响。

    [Miranda ]:我相信这里是一个拼写错误,应该是 C27。 通常、我们建议客户在尽可能靠近 Vin 引脚的位置放置一个0.1uF 的小去耦电容器、以过滤高频噪声。  

    另一个问题是、为什么从一个电源(例如从3V3)汲取电流应该对另一个电源(5V)的电平有任何影响、反之亦然。

    [Miranda ]:echo Zixu,您的布局不好。  在运行过程中、可能一个器件受到另一个器件的干扰。 FB 引脚可能是最易受影响的引脚、布局不良会导致环路不稳定。  请注意、FB 检测点应连接到 Cout 之后的 Vout 端子、而不是 Cout 之前的 Vout 端子。  

    关于您的新布局、

    1.电源线(Vin、SW、Vout)仍然很细、是否确定可以承载足够的负载电流?

    2. FB 检测点应位于 Cout 之后。

    3. L6是第二个滤波器,应放在 Cout 之后,而不是 Cout 前面。

    4.靠近 SW 节点(有噪声)的 FB 电阻器(易受攻击)应远离 SW 节点。

    建议您参考数据表布局示例。 您可以将更新后的原理图发送给我、以便进行最终审阅。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Miranda:

    感谢您的联系和评论。 我已在这个有限的 PCB 空间内根据您的注释尽可能修改了 PCB 布局。

    请看一下、根据指导原则、是否可以。

    在我们的测试中、我们可以获得7V 至24V 输入电压的3V3和5V 输出、输出电流高达120mA 左右。 增加输出电流后、输出电平开始下降至2V7和4V6。

    在一系列测试中、我们增加了输入和输出电容器(添加电解电容器的组合、100uF、220uF、470F)、以查看输出电流是否可以在输出电平下降的情况下增加、而不会有任何成功。

    当然、在此应用中、我们可能需要 从100mA 到200mA、但我想知道为何无法从该设置获取更高的输出电流。 我想知道哪些组件(值、布局位置等)负责这些源的输出电流?

    如果我能够在有限的 PCB 空间中获得数据表中所述的更高电流、我正在考虑将 TPS54302用于其他项目。

    请提供有关此问题的任何信息。

    谢谢!

    哈米德

    顶部(信号、接地覆铜)

    布局1 (接地覆铜)

    第2层(GND 覆铜)

    底层(信号、GND 覆铜)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    如果要分析 IL 的降低、需要捕获 VIN/VOUT/VOUT/VOUT/... 小信号波形。  

    TPS54302当然可以通过良好的原理图和良好的布局来支持3A 电流。 之前、我确实看到过布局不佳会导致环路不稳定、Vout 输出异常的情况。 这里布局不佳、尤其是 FB 引脚容易受到攻击、但布局不佳、FB 引脚布线应远离 SW 噪声节点、并应在 Cout 之后检测 Vout。

    因此、请首先捕获所需的波形。 您还可以申请 TPS54302EVM  电路板来 检查正常运行波形。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    关于新布局、GND 引脚布线太细。

    FB 检测迹线仍然非常靠近 SW 节点、您是否可以将迹线移到离 SW 节点更远的位置?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Miranda:

    感谢您的评论。

    我按照您的指示修改了 PCB (见下文)。  

    期待了解有关修改的任何建议。

    此致、

    哈米德

    顶部

    第1层

    第2层

    底部

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Hamid:

    布局现在看起来更好。 您能否也分享一下波形? 我会回顾一下。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Miranda:

    请您向我发送您的电子邮件、我可以附上测试照片。

    此致、

    哈米德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamid:

    可以在论坛中附加波形。

    或者、如果您想通过电子邮件进行交流、能否联系支持您的 FAE? 请将波形发送给 FAE、FAE 将帮助推进。

    BRS

    资旭