This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1242732/tps629210-why-the-on-resistance-of-low-side-and-high-side-fet-differ
根据 TPS629210数据表中提供的功能方框图、高侧 FET 和低侧 FET 均为 NMOS。 为什么一个导通电阻为250m Ω、另一个为85m Ω？
尊敬的 Yanggang：
我们始终为高侧和低侧选择不同的 NMOS。
这是因为在大多数应用中、占空比小于30%、例如12V 输入电压3.3V/1.2V 输出或24V输入 电压5Vout、而低侧 FET 导通时间远高于高侧。
为了提高效率、我们通常对低侧 FET 使用较低的 Rdson。
