This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65910:SWIO 输出电容器

Guru**** 2382480 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1338592/tps65910-swio-output-capacitor

器件型号:TPS65910

尊敬的支持团队:
这是关于 TPS65910A31A1RSLT 的问题。

14引脚:在 SWIO 输出+1.5V 上、电源目标器件(CPU、DDR3 SDRAM)输入条件(最大值侧:1.575V)被发现恰好处于限值上。

根据数据表中的建议、在输出端连接了一个10uF 旁路电容器。

一个旁路电容器也连接到电源目的地的 CPU 和 SDRAM 侧、我已经确认、当移除用于 SDRAM 的旁路电容器时、+1.5V 纹波会降低。
(此时移除的旁路电容为100uF。)

我认为问题是由容量过大的组件(也是 ESL 组件?)引起的、但这是否是正确的解决方案?

此致、
DICE-K

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dice-K:

    是的、我认为这应该是正确的解决方案。  

    如果电容过大、则会引入大量的 ESR、而较高的 ESR 会导致响应时间较慢、这可能会导致出现这些更高的电平、因为当出现这种情况时、它会赶上来。 较高的电容值也会导致较慢的过程、在这一过程中、上述电容值可能会更高。

    谢谢。
    字段