This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS25940-Q1:启动期间故障拉至低电平

Guru**** 2385660 points
Other Parts Discussed in Thread: TPS25940
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1227120/tps25940-q1-fault-pull-low-during-startup

器件型号:TPS25940-Q1
主题中讨论的其他器件:TPS25940

您好、TI 团队。

在平流过程中、我们观察到 Falut 引脚先后被拉低和拉高。 请在下方查找 TPS25940的原理图以供参考:


VCC (IN)、EN、FLT 的启动波形如下所示:

有关此压降的详细信息 如下所示:

您能否查看此行为、并确认它是否与数据表中提到的预期规范一致?

感谢您关注此事。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JJ:

    这是预料之中的。 因此、当 VIN 低于 UV 阈值时、驱动 FLT 引脚的 FET 将不会获得足够的栅极驱动、并且会将其关闭。 因此 FLT 被拉至电源。 现在、当 VIN 超过 UV 阈值时、FET 栅极将获得足够的电压、并导致 FLT 变为低电平。 现在、当器件脱离 UV 事件后、FLT 再次变为高电平。

    此致

    G·库纳尔