This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A53:压降电流和滤波器 TPS7A53 LDO

Guru**** 2382480 points
Other Parts Discussed in Thread: TPS7A53
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1215606/tps7a53-question-dropout-current-and-filter-tps7a53-ldo

器件型号:TPS7A53

您好!

在我们的设计中、我想使用 TPS7A53作为低噪声参考电源、同时为 ADC、HF 模块和 MCU 等模拟器件供电。

(https://www.ti.com/lit/ds/symlink/tps7a53.pdf?ts = 1680723465539 &ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTPS7A53)

系统架构:

  • TPS7A53前面的5.0V 隔离式降压转换器(最大组合纹波和噪声75mV 峰峰值)
  • 输出电压将设置为3.3V、因此压差为1.7V。

通读数据表时、这些器件似乎非常适合应用。

不过、我不确定这些器件是否能够在所有条件下正常工作、

  • 大约2.1A 的最大峰值功率组合
  • aroun 10uA 的最小功率。

关于这些要求、我有以下问题:

  • TPS7A53能否在此类低功耗输出(10uA)下仍能正常工作?
  • 有人能指出我的"丢失"电流@10uA 吗?

第二期:

该降压转换器具有240-320kHz 的开关频率。 为了过滤这些高频纹波、输出端的最佳电容器选择是什么?

提前感谢您!

此致!

安迪

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andy、您好!  

    感谢您与我们联系并与我们分享此内容。  

    如果我理解正确、那么降压转换器的输出将是5V->LDO->3.3V

    如果是、那么就不会出现压降问题。  

    让我们使用以下示例:  

    在输入电压为5.5V 和~2.1A 时、最坏情况下压差为~150mV。 余量为1.7V 时、这就足够了。  

    此处主要关注的可能是功率耗散、因为 Pd = 3.57W。 这是进行 PCB 设计时需要牢记的一点。  

    您能详细阐述一下您的意思吗?

    • TPS7A53能否在此类低功耗输出(10uA)下仍能正常工作?
    • 有人能指出我的"丢失"电流@10uA 吗?
    [/报价]

    在10uA 时、器件将会运行、这意味着您仍将在输出端看到3.3V。

    我假设您是指漏电流或 GND 引脚电流有多大? 数据表显示 Iout 为5mA 时、因此我们必须在实验中进行测量、以确认对应的值是多少。  

    至于您的第二个问题、

    [quote userid="559077" url="~/support/power-management-group/power-management/f/power-management-forum/1215606/tps7a53-question-dropout-current-and-filter-tps7a53-ldo 降压转换器的开关频率为240-320kHz。 用于过滤这些高频纹波的输出端电容器的最佳选择是什么?

    您是指降压输出、还是指 LDO 输出?  

    此外、您还提到了以下内容:  

    Unknown 说:
    TPS7A53前面的5.0V 隔离式降压转换器(最大组合纹波和噪声峰峰值75mV)

    我们以下面的示例为例:  

    在给定频率下、PSRR~35-38dB、这应该会随着条件的改善而改善(较低的 Iout @ 2.1 、Vin-Vout @ 1.7V)。

    假定降压转换器输出上没有滤波、LDO 输出上的预期误差为~1.3mVpp。  

    与任何 LDO 一样、放置输入电容器始终是一个很好的模拟设计。 该 LDO 在输入端需要5uF 电容。 话虽如此、您在选择电容器时需要查看阻抗曲线。 这将指示其频率响应、您可以选择一个在给定频率下具有低阻抗或足够接近给定频率的频率。  

    此致!  

    埃德加·阿科斯塔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Edgar:

    非常感谢您的及时和详细的答复。

    在10uA 时,设备将运行,这意味着您仍将在输出处看到3.3V。

    很高兴听到这个消息。 我假设可以正常工作、但我在阅读典型应用部分时并不完全确定(请参阅下文)。 这就是我问的原因。

    您是指降压输出还是 LDO 输出?

    是的、您说得对、我指的是 Buck 纹波/噪声输出、其大约75mV p2p。 我想我可以遵循您的35dB PSRR (约1.3-1.4mVp2p 输出纹波)计算。 对于 LDO 之后的模拟电路来说、听起来足够正常。 出于好奇:不使用专用测量电路(此处所述: https://www.ti.com/lit/an/slaa414a/slaa414a.pdf?PSRR=1681207134571&ref_url=https%253A%252F%252Fwww.google.com%252F)、我能否优化输出电容以进一步提高 ts @ 240-320kHz?

    感谢您指出电路中所用电容器的阻抗曲线。

    另外一点:数据表中关于输入电容器尺寸的陈述相互矛盾:

    这里的建议是什么? 47 μ F 或10 μ F?

    当前原理图设计概述:

    再次感谢您。

    此致!

    安迪

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andy、您好!  

    应用  

    很高兴听到这个消息。 我假设可以正常工作、但我在阅读典型应用部分时并不完全确定(请参阅下文)。 这就是我问的原因。

    [/报价]

    这里显示了一个示例、其中应用使用100mA 作为最小负载。  

    关于改进 PSRR、这里提供了一个影响 PSRR 的关键参数快表

    因此、是的、应该有一个有助于优化 PSRR 的电容组合。 这将遵循与查看阻抗曲线相同的原理。 在本例中、我们通常查看阻抗相对于 ESR 的情况、并在所需的频率下使用低阻抗值。  

    至于输入电容器、器件在输入端至少需要5uF 的电容、仅用于实现稳定性。 不过、有时会使用所描述的语句作为建议、以帮助提升器件本身的性能。  

    与 Vout 类似、您可以将其中一些电压并联、以帮助降低 LDO 输入端的阻抗。 您还可以尝试在输入端和输出端放置等量的电容。  

    至于原理图、请确保 FB 网络设置正确、我看到您有欧姆、但这些应为千欧姆。  

    此致!  

    埃德加·阿科斯塔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢您提供宝贵意见。 我的所有问题应该都已回答。