请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS7A74 大家好、
1.较低的偏置电压是否会导致较低的功耗?
2.我的客户 Vin 为1.8V，如果我们将 Vin 引脚连接到 BIAS 引脚 ，其最小值为1.7V，
有风险吗？ 如果 电压以某种方式下降至1.7V、会发生什么情况
此致、
弗雷德
尊敬的 Fred：
1.是的、较低的偏置电压会导致较低的功耗、尽管如果 LDO 为大负载电流供电、这种影响非常小。
2.是的,如果您将 Vin 和 Vbias 连接到这些电压水平,会有风险,具体取决于您的输出电流和输出电压。 Vbias 的压降为1.1V、但是可高达1.3V。 但这是最大负载时(Iout = 1.5A)。 查看以下压降电压电平、并确定 Vin 是否= 1.7V - Vbias_dropout > Vout。
谢谢。
斯蒂芬
尊敬的 Fred：
输入电压的压差很小、您的输入电压将大于满足以下条件：
要设计低压降(LDO)稳压器、内部误差放大器的电源轨上必须有足够的电压来驱动通流器件。 该电压可能是内部电荷泵输出或 LDO 的偏置轨输入。 TPS7A74使用 BIAS 引脚方法。 通流器件显示为 NMOS 晶体管(请参阅第7.2节)、因此正是 Vgs 驱动您的压降电压。 因此、Vout + Vgs (内部 NMOS 导通 FET)< Vbias。
LDO 的 Vin 压降取决于导通 FET 上的压降。 此值等于 MOSFET 的 RDS (ON)乘以负载电流 Iout。 这就是输入电压压压差远小于偏置电压压压差的原因。
谢谢。
斯蒂芬
